Lines Matching refs:mtspr
22 mtspr SPRN_SPRG_603_LRU,r10 /* init SW LRU tracking */
84 mtspr SPRN_L2CR2,r3
103 mtspr SPRN_HID0,r8 /* enable and invalidate caches */
105 mtspr SPRN_HID0,r11 /* enable caches */
119 mtspr SPRN_HID0,r8 /* flush branch target address cache */
121 mtspr SPRN_HID0,r11
131 mtspr SPRN_HID2_G2_LE,r11
174 mtspr SPRN_MSSSR0,r11
199 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
201 mtspr SPRN_HID0,r11
283 mtspr SPRN_ICTC,r3 /* Instruction Cache Throttling off */
285 mtspr SPRN_HID0,r11
297 mtspr SPRN_MSSCR0,r3
426 mtspr SPRN_HID0,r3
453 mtspr SPRN_MSSCR0,r4
458 mtspr SPRN_MSSSR0,r4
464 mtspr SPRN_L2CR2,r4
469 mtspr SPRN_HID1,r4
474 mtspr SPRN_ICTRL,r4
479 mtspr SPRN_LDSTCR,r4
484 mtspr SPRN_LDSTDB,r4
499 mtspr SPRN_HID2_750FX,r4
504 mtspr SPRN_HID1,r5
512 mtspr SPRN_HID1,r4