Home
last modified time | relevance | path

Searched refs:MSR_P4_FIRM_ESCR1 (Results 1 – 2 of 2) sorted by relevance

/arch/x86/events/intel/
A Dp4.c255 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
263 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
271 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
279 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
287 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
295 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
303 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
311 .escr_msr = { MSR_P4_FIRM_ESCR0, MSR_P4_FIRM_ESCR1 },
1180 P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_FIRM_ESCR1),
/arch/x86/include/asm/
A Dmsr-index.h1132 #define MSR_P4_FIRM_ESCR1 0x000003a5 macro

Completed in 12 milliseconds