Home
last modified time | relevance | path

Searched refs:MSR_P4_FSB_ESCR1 (Results 1 – 2 of 2) sorted by relevance

/arch/x86/events/intel/
A Dp4.c170 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
187 .escr_msr = { MSR_P4_FSB_ESCR1, MSR_P4_FSB_ESCR1 },
204 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
326 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
385 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
391 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
397 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
403 .escr_msr = { MSR_P4_FSB_ESCR0, MSR_P4_FSB_ESCR1 },
1184 P4_ESCR_MSR_TABLE_ENTRY(MSR_P4_FSB_ESCR1),
/arch/x86/include/asm/
A Dmsr-index.h1136 #define MSR_P4_FSB_ESCR1 0x000003a3 macro

Completed in 11 milliseconds