Home
last modified time | relevance | path

Searched refs:clk_src_regs (Results 1 – 24 of 24) sorted by relevance

/drivers/gpu/drm/amd/display/dc/resource/dce60/
A Ddce60_resource.c347 #define clk_src_regs(id)\ macro
353 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
354 clk_src_regs(0),
355 clk_src_regs(1),
356 clk_src_regs(2)
980 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce60_construct()
982 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce60_construct()
987 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce60_construct()
990 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce60_construct()
992 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce60_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dce80/
A Ddce80_resource.c349 #define clk_src_regs(id)\ macro
355 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
356 clk_src_regs(0),
357 clk_src_regs(1),
358 clk_src_regs(2)
988 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce80_construct()
990 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce80_construct()
992 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce80_construct()
997 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce80_construct()
1197 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce81_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dce120/
A Ddce120_resource.c410 clk_src_regs(0, A),
411 clk_src_regs(1, B),
412 clk_src_regs(2, C),
413 clk_src_regs(3, D),
414 clk_src_regs(4, E),
415 clk_src_regs(5, F)
1100 &clk_src_regs[0], false); in dce120_resource_construct()
1104 &clk_src_regs[1], false); in dce120_resource_construct()
1108 &clk_src_regs[2], false); in dce120_resource_construct()
1112 &clk_src_regs[3], false); in dce120_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dce112/
A Ddce112_resource.c371 clk_src_regs(0, A),
372 clk_src_regs(1, B),
373 clk_src_regs(2, C),
374 clk_src_regs(3, D),
375 clk_src_regs(4, E),
376 clk_src_regs(5, F)
1259 &clk_src_regs[0], false); in dce112_resource_construct()
1264 &clk_src_regs[1], false); in dce112_resource_construct()
1269 &clk_src_regs[2], false); in dce112_resource_construct()
1274 &clk_src_regs[3], false); in dce112_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dce100/
A Ddce100_resource.c324 #define clk_src_regs(id)\ macro
329 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
330 clk_src_regs(0),
331 clk_src_regs(1),
332 clk_src_regs(2)
1004 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce100_resource_construct()
1006 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce100_resource_construct()
1008 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce100_resource_construct()
1013 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce100_resource_construct()
1016 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce100_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn302/
A Ddcn302_resource.c426 clk_src_regs(0, A),
427 clk_src_regs(1, B),
428 clk_src_regs(2, C),
429 clk_src_regs(3, D),
430 clk_src_regs(4, E)
1308 &clk_src_regs[0], false); in dcn302_resource_construct()
1312 &clk_src_regs[1], false); in dcn302_resource_construct()
1316 &clk_src_regs[2], false); in dcn302_resource_construct()
1320 &clk_src_regs[3], false); in dcn302_resource_construct()
1324 &clk_src_regs[4], false); in dcn302_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn31/
A Ddcn31_resource.c212 clk_src_regs(0, A),
213 clk_src_regs(1, B),
214 clk_src_regs(2, C),
215 clk_src_regs(3, D),
216 clk_src_regs(4, E)
220 clk_src_regs(0, A),
221 clk_src_regs(1, B),
222 clk_src_regs(2, F),
223 clk_src_regs(3, G),
224 clk_src_regs(4, E)
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn21/
A Ddcn21_resource.c153 clk_src_regs(0, A),
154 clk_src_regs(1, B),
155 clk_src_regs(2, C),
156 clk_src_regs(3, D),
157 clk_src_regs(4, E),
1476 &clk_src_regs[0], false); in dcn21_resource_construct()
1480 &clk_src_regs[1], false); in dcn21_resource_construct()
1484 &clk_src_regs[2], false); in dcn21_resource_construct()
1488 &clk_src_regs[3], false); in dcn21_resource_construct()
1492 &clk_src_regs[4], false); in dcn21_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn10/
A Ddcn10_resource.c469 #define clk_src_regs(index, pllid)\ macro
474 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
475 clk_src_regs(0, A),
476 clk_src_regs(1, B),
477 clk_src_regs(2, C),
478 clk_src_regs(3, D)
1409 &clk_src_regs[0], false); in dcn10_resource_construct()
1413 &clk_src_regs[1], false); in dcn10_resource_construct()
1417 &clk_src_regs[2], false); in dcn10_resource_construct()
1423 &clk_src_regs[3], false); in dcn10_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn316/
A Ddcn316_resource.c209 clk_src_regs(0, A),
210 clk_src_regs(1, B),
211 clk_src_regs(2, C),
212 clk_src_regs(3, D),
213 clk_src_regs(4, E)
1834 &clk_src_regs[0], false); in dcn316_resource_construct()
1838 &clk_src_regs[1], false); in dcn316_resource_construct()
1842 &clk_src_regs[2], false); in dcn316_resource_construct()
1846 &clk_src_regs[3], false); in dcn316_resource_construct()
1850 &clk_src_regs[4], false); in dcn316_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn301/
A Ddcn301_resource.c198 #define clk_src_regs(index, pllid)\ macro
203 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
204 clk_src_regs(0, A),
205 clk_src_regs(1, B),
206 clk_src_regs(2, C),
207 clk_src_regs(3, D)
1517 &clk_src_regs[0], false); in dcn301_resource_construct()
1521 &clk_src_regs[1], false); in dcn301_resource_construct()
1525 &clk_src_regs[2], false); in dcn301_resource_construct()
1529 &clk_src_regs[3], false); in dcn301_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn314/
A Ddcn314_resource.c229 clk_src_regs(0, A),
230 clk_src_regs(1, B),
231 clk_src_regs(2, C),
232 clk_src_regs(3, D),
233 clk_src_regs(4, E)
1935 &clk_src_regs[0], false); in dcn314_resource_construct()
1939 &clk_src_regs[1], false); in dcn314_resource_construct()
1943 &clk_src_regs[2], false); in dcn314_resource_construct()
1947 &clk_src_regs[3], false); in dcn314_resource_construct()
1951 &clk_src_regs[4], false); in dcn314_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn30/
A Ddcn30_resource.c201 clk_src_regs(0, A),
202 clk_src_regs(1, B),
203 clk_src_regs(2, C),
204 clk_src_regs(3, D),
205 clk_src_regs(4, E),
206 clk_src_regs(5, F)
2393 &clk_src_regs[0], false); in dcn30_resource_construct()
2397 &clk_src_regs[1], false); in dcn30_resource_construct()
2401 &clk_src_regs[2], false); in dcn30_resource_construct()
2405 &clk_src_regs[3], false); in dcn30_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn315/
A Ddcn315_resource.c223 clk_src_regs(0, A),
224 clk_src_regs(1, B),
225 clk_src_regs(2, C),
226 clk_src_regs(3, D),
227 clk_src_regs(4, E)
1958 &clk_src_regs[0], false); in dcn315_resource_construct()
1962 &clk_src_regs[1], false); in dcn315_resource_construct()
1966 &clk_src_regs[2], false); in dcn315_resource_construct()
1970 &clk_src_regs[3], false); in dcn315_resource_construct()
1974 &clk_src_regs[4], false); in dcn315_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dcn201/
A Ddcn201_resource.c305 #define clk_src_regs(index, pllid)\ macro
310 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
311 clk_src_regs(0, A),
312 clk_src_regs(1, B)
1167 &clk_src_regs[0], false); in dcn201_resource_construct()
1171 &clk_src_regs[1], false); in dcn201_resource_construct()
1179 &clk_src_regs[0], true); in dcn201_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn20/
A Ddcn20_resource.c194 clk_src_regs(0, A),
195 clk_src_regs(1, B),
196 clk_src_regs(2, C),
197 clk_src_regs(3, D),
198 clk_src_regs(4, E),
199 clk_src_regs(5, F)
2493 &clk_src_regs[0], false); in dcn20_resource_construct()
2497 &clk_src_regs[1], false); in dcn20_resource_construct()
2501 &clk_src_regs[2], false); in dcn20_resource_construct()
2505 &clk_src_regs[3], false); in dcn20_resource_construct()
[all …]
/drivers/gpu/drm/amd/display/dc/resource/dce110/
A Ddce110_resource.c360 #define clk_src_regs(id)\ macro
365 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
366 clk_src_regs(0),
367 clk_src_regs(1),
368 clk_src_regs(2)
1392 &clk_src_regs[0], false); in dce110_resource_construct()
1395 &clk_src_regs[1], false); in dce110_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn303/
A Ddcn303_resource.c410 #define clk_src_regs(index, pllid)\ macro
413 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
414 clk_src_regs(0, A),
415 clk_src_regs(1, B)
1253 &clk_src_regs[0], false); in dcn303_resource_construct()
1257 &clk_src_regs[1], false); in dcn303_resource_construct()
1265 &clk_src_regs[0], true); in dcn303_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn321/
A Ddcn321_resource.c211 static struct dce110_clk_src_regs clk_src_regs[5]; variable
1651 #define REG_STRUCT clk_src_regs in dcn321_resource_construct()
1816 &clk_src_regs[0], false); in dcn321_resource_construct()
1820 &clk_src_regs[1], false); in dcn321_resource_construct()
1824 &clk_src_regs[2], false); in dcn321_resource_construct()
1828 &clk_src_regs[3], false); in dcn321_resource_construct()
1832 &clk_src_regs[4], false); in dcn321_resource_construct()
1840 &clk_src_regs[0], true); in dcn321_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn35/
A Ddcn35_resource.c224 static struct dce110_clk_src_regs clk_src_regs[5]; variable
1808 #define REG_STRUCT clk_src_regs in dcn35_resource_construct()
1955 &clk_src_regs[0], false); in dcn35_resource_construct()
1959 &clk_src_regs[1], false); in dcn35_resource_construct()
1963 &clk_src_regs[2], false); in dcn35_resource_construct()
1967 &clk_src_regs[3], false); in dcn35_resource_construct()
1971 &clk_src_regs[4], false); in dcn35_resource_construct()
1979 &clk_src_regs[0], true); in dcn35_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn351/
A Ddcn351_resource.c204 static struct dce110_clk_src_regs clk_src_regs[5]; variable
1780 #define REG_STRUCT clk_src_regs in dcn351_resource_construct()
1926 &clk_src_regs[0], false); in dcn351_resource_construct()
1930 &clk_src_regs[1], false); in dcn351_resource_construct()
1934 &clk_src_regs[2], false); in dcn351_resource_construct()
1938 &clk_src_regs[3], false); in dcn351_resource_construct()
1942 &clk_src_regs[4], false); in dcn351_resource_construct()
1950 &clk_src_regs[0], true); in dcn351_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn36/
A Ddcn36_resource.c209 static struct dce110_clk_src_regs clk_src_regs[5]; variable
1781 #define REG_STRUCT clk_src_regs in dcn36_resource_construct()
1928 &clk_src_regs[0], false); in dcn36_resource_construct()
1932 &clk_src_regs[1], false); in dcn36_resource_construct()
1936 &clk_src_regs[2], false); in dcn36_resource_construct()
1940 &clk_src_regs[3], false); in dcn36_resource_construct()
1944 &clk_src_regs[4], false); in dcn36_resource_construct()
1952 &clk_src_regs[0], true); in dcn36_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn32/
A Ddcn32_resource.c212 static struct dce110_clk_src_regs clk_src_regs[5]; variable
2144 #define REG_STRUCT clk_src_regs in dcn32_resource_construct()
2312 &clk_src_regs[0], false); in dcn32_resource_construct()
2316 &clk_src_regs[1], false); in dcn32_resource_construct()
2320 &clk_src_regs[2], false); in dcn32_resource_construct()
2324 &clk_src_regs[3], false); in dcn32_resource_construct()
2328 &clk_src_regs[4], false); in dcn32_resource_construct()
2336 &clk_src_regs[0], true); in dcn32_resource_construct()
/drivers/gpu/drm/amd/display/dc/resource/dcn401/
A Ddcn401_resource.c196 static struct dce110_clk_src_regs clk_src_regs[5]; variable
1830 #define REG_STRUCT clk_src_regs in dcn401_resource_construct()
2010 &clk_src_regs[0], false); in dcn401_resource_construct()
2014 &clk_src_regs[1], false); in dcn401_resource_construct()
2018 &clk_src_regs[2], false); in dcn401_resource_construct()
2022 &clk_src_regs[3], false); in dcn401_resource_construct()
2034 &clk_src_regs[0], true); in dcn401_resource_construct()

Completed in 828 milliseconds