Home
last modified time | relevance | path

Searched refs:pcie_table (Results 1 – 24 of 24) sorted by relevance

/drivers/gpu/drm/amd/pm/swsmu/smu14/
A Dsmu_v14_0_2_ppt.c1057 struct smu_14_0_pcie_table *pcie_table; in smu_v14_0_2_print_clk_levels() local
1162 pcie_table = &(dpm_context->dpm_tables.pcie_table); in smu_v14_0_2_print_clk_levels()
1177 pcie_table->clk_freq[i], in smu_v14_0_2_print_clk_levels()
1466 &dpm_context->dpm_tables.pcie_table; in smu_v14_0_2_update_pcie_parameters()
1476 pcie_table->num_of_link_levels = 0; in smu_v14_0_2_update_pcie_parameters()
1483 pcie_table->pcie_gen[pcie_table->num_of_link_levels] = in smu_v14_0_2_update_pcie_parameters()
1485 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v14_0_2_update_pcie_parameters()
1487 pcie_table->clk_freq[pcie_table->num_of_link_levels] = in smu_v14_0_2_update_pcie_parameters()
1489 pcie_table->num_of_link_levels++; in smu_v14_0_2_update_pcie_parameters()
1521 pcie_table->pcie_gen[i] = pcie_table->pcie_gen[i] > pcie_gen_cap ? in smu_v14_0_2_update_pcie_parameters()
[all …]
/drivers/gpu/drm/amd/pm/swsmu/smu13/
A Dsmu_v13_0_7_ppt.c1185 struct smu_13_0_pcie_table *pcie_table; in smu_v13_0_7_print_clk_levels() local
1290 pcie_table = &(dpm_context->dpm_tables.pcie_table); in smu_v13_0_7_print_clk_levels()
1303 pcie_table->clk_freq[i], in smu_v13_0_7_print_clk_levels()
2728 &dpm_context->dpm_tables.pcie_table; in smu_v13_0_7_update_pcie_parameters()
2738 pcie_table->num_of_link_levels = 0; in smu_v13_0_7_update_pcie_parameters()
2745 pcie_table->pcie_gen[pcie_table->num_of_link_levels] = in smu_v13_0_7_update_pcie_parameters()
2747 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_7_update_pcie_parameters()
2749 pcie_table->clk_freq[pcie_table->num_of_link_levels] = in smu_v13_0_7_update_pcie_parameters()
2751 pcie_table->num_of_link_levels++; in smu_v13_0_7_update_pcie_parameters()
2784 pcie_table->pcie_gen[i] = pcie_table->pcie_gen[i] > pcie_gen_cap ? in smu_v13_0_7_update_pcie_parameters()
[all …]
A Dsmu_v13_0_0_ppt.c1196 struct smu_13_0_pcie_table *pcie_table; in smu_v13_0_0_print_clk_levels() local
1301 pcie_table = &(dpm_context->dpm_tables.pcie_table); in smu_v13_0_0_print_clk_levels()
1314 pcie_table->clk_freq[i], in smu_v13_0_0_print_clk_levels()
3139 &dpm_context->dpm_tables.pcie_table; in smu_v13_0_0_update_pcie_parameters()
3149 pcie_table->num_of_link_levels = 0; in smu_v13_0_0_update_pcie_parameters()
3157 pcie_table->pcie_gen[pcie_table->num_of_link_levels] = in smu_v13_0_0_update_pcie_parameters()
3159 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_0_update_pcie_parameters()
3161 pcie_table->clk_freq[pcie_table->num_of_link_levels] = in smu_v13_0_0_update_pcie_parameters()
3163 pcie_table->num_of_link_levels++; in smu_v13_0_0_update_pcie_parameters()
3196 pcie_table->pcie_gen[i] = pcie_table->pcie_gen[i] > pcie_gen_cap ? in smu_v13_0_0_update_pcie_parameters()
[all …]
A Dsmu_v13_0.c2385 struct smu_13_0_pcie_table *pcie_table = in smu_v13_0_update_pcie_parameters() local
2386 &dpm_context->dpm_tables.pcie_table; in smu_v13_0_update_pcie_parameters()
2404 pcie_table->pcie_gen[i] = pcie_gen_cap; in smu_v13_0_update_pcie_parameters()
2405 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
2407 smu_pcie_arg |= pcie_table->pcie_gen[i] << 8; in smu_v13_0_update_pcie_parameters()
2408 smu_pcie_arg |= pcie_table->pcie_lane[i]; in smu_v13_0_update_pcie_parameters()
2419 if (pcie_table->pcie_gen[i] > pcie_gen_cap || in smu_v13_0_update_pcie_parameters()
2420 pcie_table->pcie_lane[i] > pcie_width_cap) { in smu_v13_0_update_pcie_parameters()
2421 pcie_table->pcie_gen[i] = pcie_gen_cap; in smu_v13_0_update_pcie_parameters()
2422 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_update_pcie_parameters()
[all …]
A Daldebaran_ppt.h67 struct aldebaran_pcie_table pcie_table; member
/drivers/gpu/drm/amd/pm/powerplay/hwmgr/
A Dprocess_pptables_v1_0.c482 phm_ppt_v1_pcie_table *pcie_table; in get_pcie_table() local
494 pcie_table = kzalloc(struct_size(pcie_table, entries, in get_pcie_table()
497 if (!pcie_table) in get_pcie_table()
510 pcie_table->count = pcie_count; in get_pcie_table()
514 entries, pcie_table, i); in get_pcie_table()
522 *pp_tonga_pcie_table = pcie_table; in get_pcie_table()
531 pcie_table = kzalloc(struct_size(pcie_table, entries, in get_pcie_table()
534 if (!pcie_table) in get_pcie_table()
547 pcie_table->count = pcie_count; in get_pcie_table()
552 entries, pcie_table, i); in get_pcie_table()
[all …]
A Dvega10_processpptables.c787 struct phm_ppt_v1_pcie_table *pcie_table; in get_pcie_table() local
797 pcie_table = kzalloc(struct_size(pcie_table, entries, atom_pcie_table->ucNumEntries), in get_pcie_table()
799 if (!pcie_table) in get_pcie_table()
810 pcie_table->count = pcie_count; in get_pcie_table()
813 pcie_table->entries[i].gen_speed = in get_pcie_table()
815 pcie_table->entries[i].lane_width = in get_pcie_table()
817 pcie_table->entries[i].pcie_sclk = in get_pcie_table()
821 *vega10_pcie_table = pcie_table; in get_pcie_table()
907 const Vega10_PPTable_Generic_SubTable_Header *pcie_table = in init_powerplay_extended_tables() local
984 &pp_table_info->pcie_table, in init_powerplay_extended_tables()
[all …]
A Dvega10_hwmgr.c1261 struct vega10_pcie_table *pcie_table = &(data->dpm_table.pcie_table); in vega10_setup_default_pcie_table() local
1265 table_info->pcie_table; in vega10_setup_default_pcie_table()
1274 pcie_table->pcie_gen[i] = in vega10_setup_default_pcie_table()
1277 pcie_table->pcie_gen[i] = in vega10_setup_default_pcie_table()
1287 pcie_table->lclk[i] = in vega10_setup_default_pcie_table()
1290 pcie_table->lclk[i] = in vega10_setup_default_pcie_table()
1294 pcie_table->count = NUM_LINK_LEVELS; in vega10_setup_default_pcie_table()
1571 struct vega10_pcie_table *pcie_table = in vega10_populate_smc_link_levels() local
1572 &(data->dpm_table.pcie_table); in vega10_populate_smc_link_levels()
1575 for (i = 0; i < pcie_table->count; i++) { in vega10_populate_smc_link_levels()
[all …]
A Dsmu7_hwmgr.c640 struct phm_ppt_v1_pcie_table *pcie_table = NULL; in smu7_setup_default_pcie_table() local
650 pcie_table = table_info->pcie_table; in smu7_setup_default_pcie_table()
666 if (pcie_table != NULL) { in smu7_setup_default_pcie_table()
671 max_entry = (tmp < pcie_table->count) ? tmp : pcie_table->count; in smu7_setup_default_pcie_table()
675 pcie_table->entries[i].gen_speed), in smu7_setup_default_pcie_table()
677 pcie_table->entries[i].lane_width)); in smu7_setup_default_pcie_table()
5012 for (i = 0; i < pcie_table->count; i++) { in smu7_print_clock_levels()
5013 if (pcie_speed != pcie_table->dpm_levels[i].value) in smu7_print_clock_levels()
5019 for (i = 0; i < pcie_table->count; i++) in smu7_print_clock_levels()
5021 (pcie_table->dpm_levels[i].value == 0) ? "2.5GT/s, x8" : in smu7_print_clock_levels()
[all …]
A Dvega10_hwmgr.h157 struct vega10_pcie_table pcie_table; member
A Dvega12_hwmgr.h135 struct vega12_pcie_table pcie_table; member
A Dvega20_hwmgr.h189 struct vega20_pcie_table pcie_table; member
/drivers/gpu/drm/amd/pm/swsmu/smu11/
A Dnavi10_ppt.c1350 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_emit_clk_levels()
1351 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_emit_clk_levels()
1352 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_emit_clk_levels()
1353 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_emit_clk_levels()
1354 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_emit_clk_levels()
1552 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_print_clk_levels()
1553 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_print_clk_levels()
1554 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_print_clk_levels()
1555 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_print_clk_levels()
2459 dpm_context->dpm_tables.pcie_table.pcie_gen[i] = in navi10_update_pcie_parameters()
[all …]
A Dsienna_cichlid_ppt.c1357 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in sienna_cichlid_print_clk_levels()
1358 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in sienna_cichlid_print_clk_levels()
2143 struct smu_11_0_pcie_table *pcie_table = &dpm_context->dpm_tables.pcie_table; in sienna_cichlid_update_pcie_parameters() local
2164 pcie_table->pcie_gen[0] = max_gen_speed; in sienna_cichlid_update_pcie_parameters()
2165 pcie_table->pcie_lane[0] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
2167 pcie_table->pcie_gen[0] = min_gen_speed; in sienna_cichlid_update_pcie_parameters()
2168 pcie_table->pcie_lane[0] = min_lane_width; in sienna_cichlid_update_pcie_parameters()
2170 pcie_table->pcie_gen[1] = max_gen_speed; in sienna_cichlid_update_pcie_parameters()
2171 pcie_table->pcie_lane[1] = max_lane_width; in sienna_cichlid_update_pcie_parameters()
2177 pcie_table->pcie_gen[i] << 8 | in sienna_cichlid_update_pcie_parameters()
[all …]
A Darcturus_ppt.h67 struct arcturus_pcie_table pcie_table; member
/drivers/gpu/drm/amd/pm/powerplay/smumgr/
A Dvegam_smumgr.c401 struct phm_ppt_v1_pcie_table *pcie_table = table_info->pcie_table; in vegam_update_bif_smc_table() local
404 max_entry = (SMU75_MAX_LEVELS_LINK < pcie_table->count) ? in vegam_update_bif_smc_table()
406 pcie_table->count; in vegam_update_bif_smc_table()
409 smu_data->bif_sclk_table[i] = pcie_table->entries[i].pcie_sclk; in vegam_update_bif_smc_table()
871 struct phm_ppt_v1_pcie_table *pcie_table = table_info->pcie_table; in vegam_populate_all_graphic_levels() local
917 if (pcie_table != NULL) { in vegam_populate_all_graphic_levels()
A Dpolaris10_smumgr.c1043 struct phm_ppt_v1_pcie_table *pcie_table = table_info->pcie_table; in polaris10_populate_all_graphic_levels() local
1106 if (pcie_table != NULL) { in polaris10_populate_all_graphic_levels()
2352 struct phm_ppt_v1_pcie_table *pcie_table = table_info->pcie_table; in polaris10_update_bif_smc_table() local
2355 max_entry = (SMU74_MAX_LEVELS_LINK < pcie_table->count) ? in polaris10_update_bif_smc_table()
2357 pcie_table->count; in polaris10_update_bif_smc_table()
2360 smu_data->bif_sclk_table[i] = pcie_table->entries[i].pcie_sclk; in polaris10_update_bif_smc_table()
A Dfiji_smumgr.c1007 struct phm_ppt_v1_pcie_table *pcie_table = table_info->pcie_table; in fiji_populate_all_graphic_levels() local
1046 if (pcie_table != NULL) { in fiji_populate_all_graphic_levels()
A Dtonga_smumgr.c692 struct phm_ppt_v1_pcie_table *pcie_table = pptable_info->pcie_table; in tonga_populate_all_graphic_levels() local
735 if (pcie_table != NULL) { in tonga_populate_all_graphic_levels()
/drivers/gpu/drm/amd/pm/swsmu/inc/
A Dsmu_v14_0.h102 struct smu_14_0_pcie_table pcie_table; member
A Dsmu_v11_0.h115 struct smu_11_0_pcie_table pcie_table; member
A Dsmu_v13_0.h107 struct smu_13_0_pcie_table pcie_table; member
/drivers/gpu/drm/radeon/
A Dci_dpm.c3674 for (i = 0; i < pcie_table->count; i++) { in ci_trim_pcie_dpm_states()
3675 if ((pcie_table->dpm_levels[i].value < speed_low) || in ci_trim_pcie_dpm_states()
3679 pcie_table->dpm_levels[i].enabled = false; in ci_trim_pcie_dpm_states()
3681 pcie_table->dpm_levels[i].enabled = true; in ci_trim_pcie_dpm_states()
3684 for (i = 0; i < pcie_table->count; i++) { in ci_trim_pcie_dpm_states()
3685 if (pcie_table->dpm_levels[i].enabled) { in ci_trim_pcie_dpm_states()
3686 for (j = i + 1; j < pcie_table->count; j++) { in ci_trim_pcie_dpm_states()
3687 if (pcie_table->dpm_levels[j].enabled) { in ci_trim_pcie_dpm_states()
3688 if ((pcie_table->dpm_levels[i].value == pcie_table->dpm_levels[j].value) && in ci_trim_pcie_dpm_states()
3689 (pcie_table->dpm_levels[i].param1 == pcie_table->dpm_levels[j].param1)) in ci_trim_pcie_dpm_states()
[all …]
/drivers/gpu/drm/amd/pm/powerplay/inc/
A Dhwmgr.h551 struct phm_ppt_v1_pcie_table *pcie_table; member
590 struct phm_ppt_v1_pcie_table *pcie_table; member

Completed in 120 milliseconds