Lines Matching refs:IO_PHYS
17 #define IO_PHYS (0x10000000) macro
22 #define MTK_DEV_RNG1_BASE (IO_PHYS)
28 #define AUDIO_BASE (IO_PHYS + 0x00b10000)
33 #define SPM_BASE (IO_PHYS + 0x00006000)
38 #define GPIO_BASE (IO_PHYS + 0x00005000)
39 #define RGU_BASE (IO_PHYS + 0x00007000)
40 #define DRM_BASE (IO_PHYS + 0x0000D000)
41 #define IOCFG_RM_BASE (IO_PHYS + 0x01C00000)
42 #define IOCFG_LT_BASE (IO_PHYS + 0x01E10000)
43 #define IOCFG_LM_BASE (IO_PHYS + 0x01E20000)
44 #define IOCFG_RT_BASE (IO_PHYS + 0x01EA0000)
49 #define UART0_BASE (IO_PHYS + 0x01002000)
55 #define PMIC_WRAP_BASE (IO_PHYS + 0x00024000)
60 #define PERICFG_AO_BASE (IO_PHYS + 0x01003000)
73 #define SYS_CIRQ_BASE (IO_PHYS + 0x204000)
82 #define SMI_LARB_0_BASE (IO_PHYS + 0x0c022000)
83 #define SMI_LARB_1_BASE (IO_PHYS + 0x0c023000)
84 #define SMI_LARB_2_BASE (IO_PHYS + 0x0c102000)
85 #define SMI_LARB_3_BASE (IO_PHYS + 0x0c103000)
86 #define SMI_LARB_4_BASE (IO_PHYS + 0x04013000)
87 #define SMI_LARB_5_BASE (IO_PHYS + 0x04f02000)
88 #define SMI_LARB_6_BASE (IO_PHYS + 0x04f03000)
89 #define SMI_LARB_7_BASE (IO_PHYS + 0x04e04000)
90 #define SMI_LARB_9_BASE (IO_PHYS + 0x05001000)
91 #define SMI_LARB_10_BASE (IO_PHYS + 0x05120000)
92 #define SMI_LARB_11A_BASE (IO_PHYS + 0x05230000)
93 #define SMI_LARB_11B_BASE (IO_PHYS + 0x05530000)
94 #define SMI_LARB_11C_BASE (IO_PHYS + 0x05630000)
95 #define SMI_LARB_12_BASE (IO_PHYS + 0x05340000)
96 #define SMI_LARB_13_BASE (IO_PHYS + 0x06001000)
97 #define SMI_LARB_14_BASE (IO_PHYS + 0x06002000)
98 #define SMI_LARB_15_BASE (IO_PHYS + 0x05140000)
99 #define SMI_LARB_16A_BASE (IO_PHYS + 0x06008000)
100 #define SMI_LARB_16B_BASE (IO_PHYS + 0x0600a000)
101 #define SMI_LARB_17A_BASE (IO_PHYS + 0x06009000)
102 #define SMI_LARB_17B_BASE (IO_PHYS + 0x0600b000)
103 #define SMI_LARB_19_BASE (IO_PHYS + 0x0a010000)
104 #define SMI_LARB_21_BASE (IO_PHYS + 0x0802e000)
105 #define SMI_LARB_23_BASE (IO_PHYS + 0x0800d000)
106 #define SMI_LARB_27_BASE (IO_PHYS + 0x07201000)
107 #define SMI_LARB_28_BASE (IO_PHYS + 0x00000000)
113 #define EDP_SEC_BASE (IO_PHYS + 0x0C504000)
114 #define DP_SEC_BASE (IO_PHYS + 0x0C604000)
121 #define EMI_MPU_BASE (IO_PHYS + 0x00226000)
122 #define SUB_EMI_MPU_BASE (IO_PHYS + 0x00225000)