Lines Matching refs:mtspr
59 mtspr SPRN_HID0,r4 /* Disable DPM */
87 mtspr SPRN_HID0,r3
93 mtspr SPRN_HID0,r3
95 mtspr SPRN_HID0,r3
105 1: mtspr SPRN_L2CR,r3
139 1: mtspr SPRN_L2CR,r5
151 mtspr SPRN_L2CR,r4
163 mtspr SPRN_L2CR,r4
169 mtspr SPRN_HID0,r0
177 mtspr SPRN_HID0,r0
206 mtspr SPRN_MSSCR0,r0
252 mtspr SPRN_LDSTCR,r6
266 mtspr SPRN_LDSTCR,r6
278 1: mtspr SPRN_L2CR,r0 /* lock the L2 cache */
290 mtspr SPRN_L2CR,r0 /* set the hardware flush bit */
299 1: mtspr SPRN_L2CR,r3 /* disable the L2 cache */
310 mtspr SPRN_L2CR,r4
326 mtspr SPRN_L3CR,r0 /* lock the L3 cache */
331 mtspr SPRN_L3CR,r0 /* set the hardware flush bit */
337 mtspr SPRN_L3CR,r3 /* disable the L3 cache */
340 mtspr SPRN_L3CR,r4
349 mtspr SPRN_HID0,r0