Lines Matching refs:iowrite32
42 iowrite32(DPMAIF_AP_ALL_L2TISAR0_MASK, hw_info->pcie_base + DPMAIF_AP_L2TISAR0); in t7xx_dpmaif_init_intr()
45 iowrite32(ul_intr_enable, hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMCR0); in t7xx_dpmaif_init_intr()
46 iowrite32(~ul_intr_enable, hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMSR0); in t7xx_dpmaif_init_intr()
60 iowrite32(DPMAIF_AP_APDL_ALL_L2TISAR0_MASK, hw_info->pcie_base + DPMAIF_AP_APDL_L2TISAR0); in t7xx_dpmaif_init_intr()
63 iowrite32(~ul_intr_enable, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMSR0); in t7xx_dpmaif_init_intr()
71 iowrite32(DPMAIF_AP_IP_BUSY_MASK, hw_info->pcie_base + DPMAIF_AP_IP_BUSY); in t7xx_dpmaif_init_intr()
72 iowrite32(isr_en_msk->ap_udl_ip_busy_en_msk, in t7xx_dpmaif_init_intr()
76 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_UL_AP_L1TIMR0); in t7xx_dpmaif_init_intr()
77 iowrite32(DPMA_HPC_ALL_INT_MASK, hw_info->pcie_base + DPMAIF_HPC_INTR_MASK); in t7xx_dpmaif_init_intr()
91 iowrite32(ul_int_que_done, hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMSR0); in t7xx_dpmaif_mask_ulq_intr()
111 iowrite32(ul_int_que_done, hw_info->pcie_base + DPMAIF_AO_UL_AP_L2TIMCR0); in t7xx_dpmaif_unmask_ulq_intr()
125 iowrite32(DP_DL_INT_BATCNT_LEN_ERR, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMCR0); in t7xx_dpmaif_dl_unmask_batcnt_len_err_intr()
131 iowrite32(DP_DL_INT_PITCNT_LEN_ERR, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMCR0); in t7xx_dpmaif_dl_unmask_pitcnt_len_err_intr()
139 iowrite32(q_done, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMSR0); in t7xx_update_dlq_intr()
149 iowrite32(q_done, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMSR0); in t7xx_mask_dlq_intr()
169 iowrite32(mask, hw_info->pcie_base + DPMAIF_AO_UL_APDL_L2TIMCR0); in t7xx_dpmaif_dlq_unmask_rx_done()
178 iowrite32(ip_busy_sts, hw_info->pcie_base + DPMAIF_AP_IP_BUSY); in t7xx_dpmaif_clr_ip_busy_sts()
185 iowrite32(DPMAIF_DL_INT_DLQ0_PITCNT_LEN, in t7xx_dpmaif_dlq_mask_rx_pitcnt_len_err_intr()
188 iowrite32(DPMAIF_DL_INT_DLQ1_PITCNT_LEN, in t7xx_dpmaif_dlq_mask_rx_pitcnt_len_err_intr()
196 iowrite32(DPMAIF_DL_INT_DLQ0_PITCNT_LEN, in t7xx_dpmaif_dlq_unmask_pitcnt_len_err_intr()
199 iowrite32(DPMAIF_DL_INT_DLQ1_PITCNT_LEN, in t7xx_dpmaif_dlq_unmask_pitcnt_len_err_intr()
205 iowrite32(DPMAIF_AP_ALL_L2TISAR0_MASK, hw_info->pcie_base + DPMAIF_AP_L2TISAR0); in t7xx_dpmaif_ul_clr_all_intr()
210 iowrite32(DPMAIF_AP_APDL_ALL_L2TISAR0_MASK, hw_info->pcie_base + DPMAIF_AP_APDL_L2TISAR0); in t7xx_dpmaif_dl_clr_all_intr()
257 iowrite32(intr_status, hw_info->pcie_base + DPMAIF_AP_L2TISAR0); in t7xx_dpmaif_hw_check_tx_intr()
274 iowrite32(DP_DL_INT_BATCNT_LEN_ERR, in t7xx_dpmaif_hw_check_rx_intr()
281 iowrite32(DP_DL_INT_PITCNT_LEN_ERR, in t7xx_dpmaif_hw_check_rx_intr()
331 iowrite32(intr_status, hw_info->pcie_base + DPMAIF_AP_APDL_L2TISAR0); in t7xx_dpmaif_hw_check_rx_intr()
400 iowrite32(value, hw_info->pcie_base + DPMAIF_AP_MEM_CLR); in t7xx_dpmaif_sram_init()
409 iowrite32(DPMAIF_AP_AO_RST_BIT, hw_info->pcie_base + DPMAIF_AP_AO_RGU_ASSERT); in t7xx_dpmaif_hw_reset()
411 iowrite32(DPMAIF_AP_RST_BIT, hw_info->pcie_base + DPMAIF_AP_RGU_ASSERT); in t7xx_dpmaif_hw_reset()
413 iowrite32(DPMAIF_AP_AO_RST_BIT, hw_info->pcie_base + DPMAIF_AP_AO_RGU_DEASSERT); in t7xx_dpmaif_hw_reset()
415 iowrite32(DPMAIF_AP_RST_BIT, hw_info->pcie_base + DPMAIF_AP_RGU_DEASSERT); in t7xx_dpmaif_hw_reset()
432 iowrite32(ap_port_mode, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_THRES); in t7xx_dpmaif_hw_config()
433 iowrite32(DPMAIF_CG_EN, hw_info->pcie_base + DPMAIF_AP_CG_EN); in t7xx_dpmaif_hw_config()
439 iowrite32(DPMAIF_PCIE_MODE_SET_VALUE, hw_info->pcie_base + DPMAIF_UL_RESERVE_AO_RW); in t7xx_dpmaif_pcie_dpmaif_sign()
448 iowrite32(enable_bat_cache, hw_info->pcie_base + DPMAIF_DL_BAT_INIT_CON1); in t7xx_dpmaif_dl_performance()
452 iowrite32(enable_pit_burst, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_THRES); in t7xx_dpmaif_dl_performance()
464 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_HPC_CNTL); in t7xx_dpmaif_hw_hpc_cntl_set()
472 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_DLQ_AGG_CFG); in t7xx_dpmaif_hw_agg_cfg_set()
477 iowrite32(DPMAIF_DLQ_HASH_BIT_CHOOSE_DF, in t7xx_dpmaif_hw_hash_bit_choose_set()
483 iowrite32(DPMAIF_MID_TIMEOUT_THRES_DF, hw_info->pcie_base + DPMAIF_AO_DL_DLQPIT_TIMEOUT0); in t7xx_dpmaif_hw_mid_pit_timeout_thres_set()
495 iowrite32(value, in t7xx_dpmaif_hw_dlq_timeout_thres_set()
502 iowrite32(DPMAIF_DLQ_PRS_THRES_DF, hw_info->pcie_base + DPMAIF_AO_DL_DLQPIT_TRIG_THRES); in t7xx_dpmaif_hw_dlq_start_prs_thres_set()
534 iowrite32(dl_bat_init, hw_info->pcie_base + DPMAIF_DL_BAT_INIT); in t7xx_dpmaif_dl_bat_init_done()
548 iowrite32(lower_32_bits(addr), hw_info->pcie_base + DPMAIF_DL_BAT_INIT_CON0); in t7xx_dpmaif_dl_set_bat_base_addr()
549 iowrite32(upper_32_bits(addr), hw_info->pcie_base + DPMAIF_DL_BAT_INIT_CON3); in t7xx_dpmaif_dl_set_bat_base_addr()
559 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_BAT_INIT_CON1); in t7xx_dpmaif_dl_set_bat_size()
573 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_BAT_INIT_CON1); in t7xx_dpmaif_dl_bat_en()
583 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_PKTINFO_CON0); in t7xx_dpmaif_dl_set_ao_bid_maxcnt()
588 iowrite32(DPMAIF_HW_MTU_SIZE, hw_info->pcie_base + DPMAIF_AO_DL_PKTINFO_CON1); in t7xx_dpmaif_dl_set_ao_mtu()
598 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_PKTINFO_CON2); in t7xx_dpmaif_dl_set_ao_pit_chknum()
609 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_PKTINFO_CON0); in t7xx_dpmaif_dl_set_ao_remain_minsz()
620 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_PKTINFO_CON2); in t7xx_dpmaif_dl_set_ao_bat_bufsz()
630 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_PKTINFO_CON2); in t7xx_dpmaif_dl_set_ao_bat_rsv_length()
640 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_THRES); in t7xx_dpmaif_dl_set_pkt_alignment()
649 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_THRES); in t7xx_dpmaif_dl_set_pkt_checksum()
659 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_FRG_THRES); in t7xx_dpmaif_dl_set_ao_frg_check_thres()
670 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_FRG_THRES); in t7xx_dpmaif_dl_set_ao_frg_bufsz()
684 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_FRG_THRES); in t7xx_dpmaif_dl_frg_ao_en()
694 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_RDY_CHK_THRES); in t7xx_dpmaif_dl_set_ao_bat_check_thres()
704 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_DL_PIT_SEQ_END); in t7xx_dpmaif_dl_set_pit_seqnum()
710 iowrite32(lower_32_bits(addr), hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON0); in t7xx_dpmaif_dl_set_dlq_pit_base_addr()
711 iowrite32(upper_32_bits(addr), hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON4); in t7xx_dpmaif_dl_set_dlq_pit_base_addr()
721 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON1); in t7xx_dpmaif_dl_set_dlq_pit_size()
722 iowrite32(0, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON2); in t7xx_dpmaif_dl_set_dlq_pit_size()
723 iowrite32(0, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON3); in t7xx_dpmaif_dl_set_dlq_pit_size()
724 iowrite32(0, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON5); in t7xx_dpmaif_dl_set_dlq_pit_size()
725 iowrite32(0, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON6); in t7xx_dpmaif_dl_set_dlq_pit_size()
734 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT_CON3); in t7xx_dpmaif_dl_dlq_pit_en()
757 iowrite32(dl_pit_init, hw_info->pcie_base + DPMAIF_DL_DLQPIT_INIT); in t7xx_dpmaif_dl_dlq_pit_init_done()
795 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_BAT_INIT_CON1); in t7xx_dpmaif_dl_all_q_en()
805 iowrite32(dl_bat_init, hw_info->pcie_base + DPMAIF_DL_BAT_INIT); in t7xx_dpmaif_dl_all_q_en()
868 iowrite32(value, hw_info->pcie_base + DPMAIF_UL_DRBSIZE_ADDRH_n(q_num)); in t7xx_dpmaif_ul_update_drb_size()
874 iowrite32(lower_32_bits(addr), hw_info->pcie_base + DPMAIF_ULQSAR_n(q_num)); in t7xx_dpmaif_ul_update_drb_base_addr()
875 iowrite32(upper_32_bits(addr), hw_info->pcie_base + DPMAIF_UL_DRB_ADDRH_n(q_num)); in t7xx_dpmaif_ul_update_drb_base_addr()
890 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_UL_CHNL_ARB0); in t7xx_dpmaif_ul_rdy_en()
905 iowrite32(value, hw_info->pcie_base + DPMAIF_AO_UL_CHNL_ARB0); in t7xx_dpmaif_ul_arb_en()
934 iowrite32(ap_cfg, hw_info->pcie_base + DPMAIF_AP_OVERWRITE_CFG); in t7xx_dpmaif_hw_init_done()
942 iowrite32(DPMAIF_UL_INIT_DONE, hw_info->pcie_base + DPMAIF_AO_UL_INIT_SET); in t7xx_dpmaif_hw_init_done()
943 iowrite32(DPMAIF_DL_INIT_DONE, hw_info->pcie_base + DPMAIF_AO_DL_INIT_SET); in t7xx_dpmaif_hw_init_done()
963 iowrite32(ul_arb_en, hw_info->pcie_base + DPMAIF_AO_UL_CHNL_ARB0); in t7xx_dpmaif_ul_all_q_en()
990 iowrite32(ul_update, hw_info->pcie_base + DPMAIF_ULQ_ADD_DESC_CH_n(q_num)); in t7xx_dpmaif_ul_update_hw_drb_cnt()
1023 iowrite32(dl_update, hw_info->pcie_base + DPMAIF_DL_DLQPIT_ADD); in t7xx_dpmaif_dlq_add_pit_remain_cnt()
1066 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_BAT_ADD); in t7xx_dpmaif_dl_snd_hw_bat_cnt()
1103 iowrite32(value, hw_info->pcie_base + DPMAIF_DL_BAT_ADD); in t7xx_dpmaif_dl_snd_hw_frg_cnt()
1276 iowrite32(intr_status, hw_info->pcie_base + DPMAIF_AP_L2TISAR0); in t7xx_dpmaif_ul_clr_done()