1 /*
2  * Arm SCP/MCP Software
3  * Copyright (c) 2018-2021, Arm Limited and Contributors. All rights reserved.
4  *
5  * SPDX-License-Identifier: BSD-3-Clause
6  */
7 
8 #ifndef INTERNAL_REG_DMC520_H
9 #define INTERNAL_REG_DMC520_H
10 
11 #include <stdint.h>
12 
13 typedef volatile struct {
14     uint32_t memc_status; // 0x000
15     uint32_t memc_config; // 0x004
16     uint32_t memc_cmd; // 0x008
17     uint32_t __RESERVED_0x000C_0x000C_[1];
18     uint32_t address_control_next; // 0x010
19     uint32_t decode_control_next; // 0x014
20     uint32_t format_control; // 0x018
21     uint32_t address_map_next; // 0x01C
22     uint32_t low_power_control_next; // 0x020
23     uint32_t __RESERVED_0x0024_0x0024_[1];
24     uint32_t turnaround_control_next; // 0x028
25     uint32_t hit_turnaround_control_next; // 0x02C
26     uint32_t qos_class_control_next; // 0x030
27     uint32_t escalation_control_next; // 0x034
28     uint32_t qv_control_31_00_next; // 0x038
29     uint32_t qv_control_63_32_next; // 0x03C
30     uint32_t rt_control_31_00_next; // 0x040
31     uint32_t rt_control_63_32_next; // 0x044
32     uint32_t timeout_control_next; // 0x048
33     uint32_t credit_control_next; // 0x04C
34     uint32_t write_priority_control_31_00_next; // 0x050
35     uint32_t write_priority_control_63_32_next; // 0x054
36     uint32_t __RESERVED_0x0058_0x005C_[2];
37     uint32_t queue_threshold_control_31_00_next; // 0x060
38     uint32_t queue_threshold_control_63_32_next; // 0x064
39     uint32_t __RESERVED_0x0068_0x0074_[4];
40     uint32_t memory_address_max_31_00_next; // 0x078
41     uint32_t memory_address_max_43_32_next; // 0x07C
42     uint32_t access_address_min0_31_00_next; // 0x080
43     uint32_t access_address_min0_43_32_next; // 0x084
44     uint32_t access_address_max0_31_00_next; // 0x088
45     uint32_t access_address_max0_43_32_next; // 0x08C
46     uint32_t access_address_min1_31_00_next; // 0x090
47     uint32_t access_address_min1_43_32_next; // 0x094
48     uint32_t access_address_max1_31_00_next; // 0x098
49     uint32_t access_address_max1_43_32_next; // 0x09C
50     uint32_t access_address_min2_31_00_next; // 0x0A0
51     uint32_t access_address_min2_43_32_next; // 0x0A4
52     uint32_t access_address_max2_31_00_next; // 0x0A8
53     uint32_t access_address_max2_43_32_next; // 0x0AC
54     uint32_t access_address_min3_31_00_next; // 0x0B0
55     uint32_t access_address_min3_43_32_next; // 0x0B4
56     uint32_t access_address_max3_31_00_next; // 0x0B8
57     uint32_t access_address_max3_43_32_next; // 0x0BC
58     uint32_t access_address_min4_31_00_next; // 0x0C0
59     uint32_t access_address_min4_43_32_next; // 0x0C4
60     uint32_t access_address_max4_31_00_next; // 0x0C8
61     uint32_t access_address_max4_43_32_next; // 0x0CC
62     uint32_t access_address_min5_31_00_next; // 0x0D0
63     uint32_t access_address_min5_43_32_next; // 0x0D4
64     uint32_t access_address_max5_31_00_next; // 0x0D8
65     uint32_t access_address_max5_43_32_next; // 0x0DC
66     uint32_t access_address_min6_31_00_next; // 0x0E0
67     uint32_t access_address_min6_43_32_next; // 0x0E4
68     uint32_t access_address_max6_31_00_next; // 0x0E8
69     uint32_t access_address_max6_43_32_next; // 0x0EC
70     uint32_t access_address_min7_31_00_next; // 0x0F0
71     uint32_t access_address_min7_43_32_next; // 0x0F4
72     uint32_t access_address_max7_31_00_next; // 0x0F8
73     uint32_t access_address_max7_43_32_next; // 0x0FC
74     uint32_t channel_status; // 0x100
75     uint32_t __RESERVED_0x0104_0x0104_[1];
76     uint32_t direct_addr; // 0x108
77     uint32_t direct_cmd; // 0x10C
78     uint32_t dci_replay_type_next; // 0x110
79     uint32_t __RESERVED_0x0114_0x0114_[1];
80     uint32_t dci_strb; // 0x118
81     uint32_t dci_data; // 0x11C
82     uint32_t refresh_control_next; // 0x120
83     uint32_t __RESERVED_0x0124_0x0124_[1];
84     uint32_t memory_type_next; // 0x128
85     uint32_t __RESERVED_0x012C_0x012C_[1];
86     uint32_t feature_config; // 0x130
87     uint32_t __RESERVED_0x0134_0x0134_[1];
88     uint32_t nibble_failed_031_000; // 0x138
89     uint32_t nibble_failed_063_032; // 0x13C
90     uint32_t nibble_failed_095_064; // 0x140
91     uint32_t nibble_failed_127_096; // 0x144
92     uint32_t queue_allocate_control_031_000; // 0x148
93     uint32_t queue_allocate_control_063_032; // 0x14C
94     uint32_t queue_allocate_control_095_064; // 0x150
95     uint32_t queue_allocate_control_127_096; // 0x154
96     uint32_t ecc_errc_count_31_00; // 0x158
97     uint32_t ecc_errc_count_63_32; // 0x15C
98     uint32_t ecc_errd_count_31_00; // 0x160
99     uint32_t ecc_errd_count_63_32; // 0x164
100     uint32_t ram_err_count; // 0x168
101     uint32_t link_err_count; // 0x16C
102     uint32_t scrub_control0_next; // 0x170
103     uint32_t scrub_address_min0_next; // 0x174
104     uint32_t scrub_address_max0_next; // 0x178
105     uint32_t __RESERVED_0x017C_0x017C_[1];
106     uint32_t scrub_control1_next; // 0x180
107     uint32_t scrub_address_min1_next; // 0x184
108     uint32_t scrub_address_max1_next; // 0x188
109     uint32_t __RESERVED_0x018C_0x018C_[1];
110     uint32_t scrub_control2_next; // 0x190
111     uint32_t scrub_address_min2_next; // 0x194
112     uint32_t scrub_address_max2_next; // 0x198
113     uint32_t __RESERVED_0x019C_0x019C_[1];
114     uint32_t scrub_control3_next; // 0x1A0
115     uint32_t scrub_address_min3_next; // 0x1A4
116     uint32_t scrub_address_max3_next; // 0x1A8
117     uint32_t __RESERVED_0x01AC_0x01AC_[1];
118     uint32_t scrub_control4_next; // 0x1B0
119     uint32_t scrub_address_min4_next; // 0x1B4
120     uint32_t scrub_address_max4_next; // 0x1B8
121     uint32_t __RESERVED_0x01BC_0x01BC_[1];
122     uint32_t scrub_control5_next; // 0x1C0
123     uint32_t scrub_address_min5_next; // 0x1C4
124     uint32_t scrub_address_max5_next; // 0x1C8
125     uint32_t __RESERVED_0x01CC_0x01CC_[1];
126     uint32_t scrub_control6_next; // 0x1D0
127     uint32_t scrub_address_min6_next; // 0x1D4
128     uint32_t scrub_address_max6_next; // 0x1D8
129     uint32_t __RESERVED_0x01DC_0x01DC_[1];
130     uint32_t scrub_control7_next; // 0x1E0
131     uint32_t scrub_address_min7_next; // 0x1E4
132     uint32_t scrub_address_max7_next; // 0x1E8
133     uint32_t __RESERVED_0x01EC_0x01EC_[1];
134     uint32_t feature_control_next; // 0x1F0
135     uint32_t mux_control_next; // 0x1F4
136     uint32_t rank_remap_control_next; // 0x1F8
137     uint32_t scrub_control_next; // 0x1FC
138     uint32_t t_refi_next; // 0x200
139     uint32_t t_rfc_next; // 0x204
140     uint32_t t_mrr_next; // 0x208
141     uint32_t t_mrw_next; // 0x20C
142     uint32_t t_rdpden_next; // 0x210
143     uint32_t __RESERVED_0x0214_0x0214_[1];
144     uint32_t t_rcd_next; // 0x218
145     uint32_t t_ras_next; // 0x21C
146     uint32_t t_rp_next; // 0x220
147     uint32_t t_rpall_next; // 0x224
148     uint32_t t_rrd_next; // 0x228
149     uint32_t t_act_window_next; // 0x22C
150     uint32_t __RESERVED_0x0230_0x0230_[1];
151     uint32_t t_rtr_next; // 0x234
152     uint32_t t_rtw_next; // 0x238
153     uint32_t t_rtp_next; // 0x23C
154     uint32_t __RESERVED_0x0240_0x0240_[1];
155     uint32_t t_wr_next; // 0x244
156     uint32_t t_wtr_next; // 0x248
157     uint32_t t_wtw_next; // 0x24C
158     uint32_t __RESERVED_0x0250_0x0250_[1];
159     uint32_t t_xmpd_next; // 0x254
160     uint32_t t_ep_next; // 0x258
161     uint32_t t_xp_next; // 0x25C
162     uint32_t t_esr_next; // 0x260
163     uint32_t t_xsr_next; // 0x264
164     uint32_t t_esrck_next; // 0x268
165     uint32_t t_ckxsr_next; // 0x26C
166     uint32_t t_cmd_next; // 0x270
167     uint32_t t_parity_next; // 0x274
168     uint32_t t_zqcs_next; // 0x278
169     uint32_t t_rw_odt_clr_next; // 0x27C
170     uint32_t __RESERVED_0x0280_0x02FC_[32];
171     uint32_t t_rddata_en_next; // 0x300
172     uint32_t t_phyrdlat_next; // 0x304
173     uint32_t t_phywrlat_next; // 0x308
174     uint32_t __RESERVED_0x030C_0x030C_[1];
175     uint32_t rdlvl_control_next; // 0x310
176     uint32_t rdlvl_mrs_next; // 0x314
177     uint32_t t_rdlvl_en_next; // 0x318
178     uint32_t t_rdlvl_rr_next; // 0x31C
179     uint32_t wrlvl_control_next; // 0x320
180     uint32_t wrlvl_mrs_next; // 0x324
181     uint32_t t_wrlvl_en_next; // 0x328
182     uint32_t t_wrlvl_ww_next; // 0x32C
183     uint32_t __RESERVED_0x0330_0x0344_[6];
184     uint32_t phy_power_control_next; // 0x348
185     uint32_t t_lpresp_next; // 0x34C
186     uint32_t phy_update_control_next; // 0x350
187     uint32_t __RESERVED_0x0354_0x0354_[1];
188     uint32_t odt_timing_next; // 0x358
189     uint32_t t_odth_next; // 0x35C
190     uint32_t odt_wr_control_31_00_next; // 0x360
191     uint32_t odt_wr_control_63_32_next; // 0x364
192     uint32_t odt_rd_control_31_00_next; // 0x368
193     uint32_t odt_rd_control_63_32_next; // 0x36C
194     uint32_t temperature_readout; // 0x370
195     uint32_t __RESERVED_0x0374_0x0374_[1];
196     uint32_t training_status; // 0x378
197     uint32_t update_status; // 0x37C
198     uint32_t dq_map_control_15_00_next; // 0x380
199     uint32_t dq_map_control_31_16_next; // 0x384
200     uint32_t dq_map_control_47_32_next; // 0x388
201     uint32_t dq_map_control_63_48_next; // 0x38C
202     uint32_t dq_map_control_71_64_next; // 0x390
203     uint32_t __RESERVED_0x0394_0x0394_[1];
204     uint32_t rank_status; // 0x398
205     uint32_t mode_change_status; // 0x39C
206     uint32_t phy_rdwrdata_cs_mask_31_00; // 0x3A0
207     uint32_t phy_rdwrdata_cs_mask_63_32; // 0x3A4
208     uint32_t phy_request_cs_remap; // 0x3A8
209     uint32_t __RESERVED_0x03AC_0x03AC_[1];
210     uint32_t odt_cp_control_31_00_next; // 0x3B0
211     uint32_t odt_cp_control_63_32_next; // 0x3B4
212     uint32_t __RESERVED_0x03B8_0x03FC_[18];
213     uint32_t user_status; // 0x400
214     uint32_t __RESERVED_0x0404_0x0404_[1];
215     uint32_t user_config0_next; // 0x408
216     uint32_t user_config1_next; // 0x40C
217     uint32_t user_config2; // 0x410
218     uint32_t user_config3; // 0x414
219     uint32_t __RESERVED_0x0418_0x04FC_[58];
220     uint32_t interrupt_control; // 0x500
221     uint32_t __RESERVED_0x0504_0x0504_[1];
222     uint32_t interrupt_clr; // 0x508
223     uint32_t __RESERVED_0x050C_0x050C_[1];
224     uint32_t interrupt_status; // 0x510
225     uint32_t __RESERVED_0x0514_0x0514_[1];
226     uint32_t ram_ecc_errc_int_info_31_00; // 0x518
227     uint32_t ram_ecc_errc_int_info_63_32; // 0x51C
228     uint32_t ram_ecc_errd_int_info_31_00; // 0x520
229     uint32_t ram_ecc_errd_int_info_63_32; // 0x524
230     uint32_t dram_ecc_errc_int_info_31_00; // 0x528
231     uint32_t dram_ecc_errc_int_info_63_32; // 0x52C
232     uint32_t dram_ecc_errd_int_info_31_00; // 0x530
233     uint32_t dram_ecc_errd_int_info_63_32; // 0x534
234     uint32_t failed_access_int_info_31_00; // 0x538
235     uint32_t failed_access_int_info_63_32; // 0x53C
236     uint32_t failed_prog_int_info_31_00; // 0x540
237     uint32_t failed_prog_int_info_63_32; // 0x544
238     uint32_t link_err_int_info_31_00; // 0x548
239     uint32_t link_err_int_info_63_32; // 0x54C
240     uint32_t arch_fsm_int_info_31_00; // 0x550
241     uint32_t arch_fsm_int_info_63_32; // 0x554
242     uint32_t __RESERVED_0x0558_0x0DFC_[554];
243     uint32_t integ_cfg; // 0xE00
244     uint32_t __RESERVED_0x0E04_0x0E04_[1];
245     uint32_t integ_outputs; // 0xE08
246     uint32_t __RESERVED_0x0E0C_0x100C_[129];
247     uint32_t address_control_now; // 0x1010
248     uint32_t decode_control_now; // 0x1014
249     uint32_t __RESERVED_0x1018_0x1018_[1];
250     uint32_t address_map_now; // 0x101C
251     uint32_t low_power_control_now; // 0x1020
252     uint32_t __RESERVED_0x1024_0x1024_[1];
253     uint32_t turnaround_control_now; // 0x1028
254     uint32_t hit_turnaround_control_now; // 0x102C
255     uint32_t qos_class_control_now; // 0x1030
256     uint32_t escalation_control_now; // 0x1034
257     uint32_t qv_control_31_00_now; // 0x1038
258     uint32_t qv_control_63_32_now; // 0x103C
259     uint32_t rt_control_31_00_now; // 0x1040
260     uint32_t rt_control_63_32_now; // 0x1044
261     uint32_t timeout_control_now; // 0x1048
262     uint32_t credit_control_now; // 0x104C
263     uint32_t write_priority_control_31_00_now; // 0x1050
264     uint32_t write_priority_control_63_32_now; // 0x1054
265     uint32_t __RESERVED_0x1058_0x105C_[2];
266     uint32_t queue_threshold_control_31_00_now; // 0x1060
267     uint32_t queue_threshold_control_63_32_now; // 0x1064
268     uint32_t __RESERVED_0x1068_0x1074_[4];
269     uint32_t memory_address_max_31_00_now; // 0x1078
270     uint32_t memory_address_max_43_32_now; // 0x107C
271     uint32_t access_address_min0_31_00_now; // 0x1080
272     uint32_t access_address_min0_43_32_now; // 0x1084
273     uint32_t access_address_max0_31_00_now; // 0x1088
274     uint32_t access_address_max0_43_32_now; // 0x108C
275     uint32_t access_address_min1_31_00_now; // 0x1090
276     uint32_t access_address_min1_43_32_now; // 0x1094
277     uint32_t access_address_max1_31_00_now; // 0x1098
278     uint32_t access_address_max1_43_32_now; // 0x109C
279     uint32_t access_address_min2_31_00_now; // 0x10A0
280     uint32_t access_address_min2_43_32_now; // 0x10A4
281     uint32_t access_address_max2_31_00_now; // 0x10A8
282     uint32_t access_address_max2_43_32_now; // 0x10AC
283     uint32_t access_address_min3_31_00_now; // 0x10B0
284     uint32_t access_address_min3_43_32_now; // 0x10B4
285     uint32_t access_address_max3_31_00_now; // 0x10B8
286     uint32_t access_address_max3_43_32_now; // 0x10BC
287     uint32_t access_address_min4_31_00_now; // 0x10C0
288     uint32_t access_address_min4_43_32_now; // 0x10C4
289     uint32_t access_address_max4_31_00_now; // 0x10C8
290     uint32_t access_address_max4_43_32_now; // 0x10CC
291     uint32_t access_address_min5_31_00_now; // 0x10D0
292     uint32_t access_address_min5_43_32_now; // 0x10D4
293     uint32_t access_address_max5_31_00_now; // 0x10D8
294     uint32_t access_address_max5_43_32_now; // 0x10DC
295     uint32_t access_address_min6_31_00_now; // 0x10E0
296     uint32_t access_address_min6_43_32_now; // 0x10E4
297     uint32_t access_address_max6_31_00_now; // 0x10E8
298     uint32_t access_address_max6_43_32_now; // 0x10EC
299     uint32_t access_address_min7_31_00_now; // 0x10F0
300     uint32_t access_address_min7_43_32_now; // 0x10F4
301     uint32_t access_address_max7_31_00_now; // 0x10F8
302     uint32_t access_address_max7_43_32_now; // 0x10FC
303     uint32_t __RESERVED_0x1100_0x110C_[4];
304     uint32_t dci_replay_type_now; // 0x1110
305     uint32_t __RESERVED_0x1114_0x111C_[3];
306     uint32_t refresh_control_now; // 0x1120
307     uint32_t __RESERVED_0x1124_0x1124_[1];
308     uint32_t memory_type_now; // 0x1128
309     uint32_t __RESERVED_0x112C_0x116C_[17];
310     uint32_t scrub_control0_now; // 0x1170
311     uint32_t scrub_address_min0_now; // 0x1174
312     uint32_t scrub_address_max0_now; // 0x1178
313     uint32_t __RESERVED_0x117C_0x117C_[1];
314     uint32_t scrub_control1_now; // 0x1180
315     uint32_t scrub_address_min1_now; // 0x1184
316     uint32_t scrub_address_max1_now; // 0x1188
317     uint32_t __RESERVED_0x118C_0x118C_[1];
318     uint32_t scrub_control2_now; // 0x1190
319     uint32_t scrub_address_min2_now; // 0x1194
320     uint32_t scrub_address_max2_now; // 0x1198
321     uint32_t __RESERVED_0x119C_0x119C_[1];
322     uint32_t scrub_control3_now; // 0x11A0
323     uint32_t scrub_address_min3_now; // 0x11A4
324     uint32_t scrub_address_max3_now; // 0x11A8
325     uint32_t __RESERVED_0x11AC_0x11AC_[1];
326     uint32_t scrub_control4_now; // 0x11B0
327     uint32_t scrub_address_min4_now; // 0x11B4
328     uint32_t scrub_address_max4_now; // 0x11B8
329     uint32_t __RESERVED_0x11BC_0x11BC_[1];
330     uint32_t scrub_control5_now; // 0x11C0
331     uint32_t scrub_address_min5_now; // 0x11C4
332     uint32_t scrub_address_max5_now; // 0x11C8
333     uint32_t __RESERVED_0x11CC_0x11CC_[1];
334     uint32_t scrub_control6_now; // 0x11D0
335     uint32_t scrub_address_min6_now; // 0x11D4
336     uint32_t scrub_address_max6_now; // 0x11D8
337     uint32_t __RESERVED_0x11DC_0x11DC_[1];
338     uint32_t scrub_control7_now; // 0x11E0
339     uint32_t scrub_address_min7_now; // 0x11E4
340     uint32_t scrub_address_max7_now; // 0x11E8
341     uint32_t __RESERVED_0x11EC_0x11EC_[1];
342     uint32_t feature_control_now; // 0x11F0
343     uint32_t mux_control_now; // 0x11F4
344     uint32_t rank_remap_control_now; // 0x11F8
345     uint32_t scrub_control_now; // 0x11FC
346     uint32_t t_refi_now; // 0x1200
347     uint32_t t_rfc_now; // 0x1204
348     uint32_t t_mrr_now; // 0x1208
349     uint32_t t_mrw_now; // 0x120C
350     uint32_t t_rdpden_now; // 0x1210
351     uint32_t __RESERVED_0x1214_0x1214_[1];
352     uint32_t t_rcd_now; // 0x1218
353     uint32_t t_ras_now; // 0x121C
354     uint32_t t_rp_now; // 0x1220
355     uint32_t t_rpall_now; // 0x1224
356     uint32_t t_rrd_now; // 0x1228
357     uint32_t t_act_window_now; // 0x122C
358     uint32_t __RESERVED_0x1230_0x1230_[1];
359     uint32_t t_rtr_now; // 0x1234
360     uint32_t t_rtw_now; // 0x1238
361     uint32_t t_rtp_now; // 0x123C
362     uint32_t __RESERVED_0x1240_0x1240_[1];
363     uint32_t t_wr_now; // 0x1244
364     uint32_t t_wtr_now; // 0x1248
365     uint32_t t_wtw_now; // 0x124C
366     uint32_t __RESERVED_0x1250_0x1250_[1];
367     uint32_t t_xmpd_now; // 0x1254
368     uint32_t t_ep_now; // 0x1258
369     uint32_t t_xp_now; // 0x125C
370     uint32_t t_esr_now; // 0x1260
371     uint32_t t_xsr_now; // 0x1264
372     uint32_t t_esrck_now; // 0x1268
373     uint32_t t_ckxsr_now; // 0x126C
374     uint32_t t_cmd_now; // 0x1270
375     uint32_t t_parity_now; // 0x1274
376     uint32_t t_zqcs_now; // 0x1278
377     uint32_t t_rw_odt_clr_now; // 0x127C
378     uint32_t __RESERVED_0x1280_0x12FC_[32];
379     uint32_t t_rddata_en_now; // 0x1300
380     uint32_t t_phyrdlat_now; // 0x1304
381     uint32_t t_phywrlat_now; // 0x1308
382     uint32_t __RESERVED_0x130C_0x130C_[1];
383     uint32_t rdlvl_control_now; // 0x1310
384     uint32_t rdlvl_mrs_now; // 0x1314
385     uint32_t t_rdlvl_en_now; // 0x1318
386     uint32_t t_rdlvl_rr_now; // 0x131C
387     uint32_t wrlvl_control_now; // 0x1320
388     uint32_t wrlvl_mrs_now; // 0x1324
389     uint32_t t_wrlvl_en_now; // 0x1328
390     uint32_t t_wrlvl_ww_now; // 0x132C
391     uint32_t __RESERVED_0x1330_0x1344_[6];
392     uint32_t phy_power_control_now; // 0x1348
393     uint32_t t_lpresp_now; // 0x134C
394     uint32_t phy_update_control_now; // 0x1350
395     uint32_t __RESERVED_0x1354_0x1354_[1];
396     uint32_t odt_timing_now; // 0x1358
397     uint32_t t_odth_now; // 0x135C
398     uint32_t odt_wr_control_31_00_now; // 0x1360
399     uint32_t odt_wr_control_63_32_now; // 0x1364
400     uint32_t odt_rd_control_31_00_now; // 0x1368
401     uint32_t odt_rd_control_63_32_now; // 0x136C
402     uint32_t __RESERVED_0x1370_0x137C_[4];
403     uint32_t dq_map_control_15_00_now; // 0x1380
404     uint32_t dq_map_control_31_16_now; // 0x1384
405     uint32_t dq_map_control_47_32_now; // 0x1388
406     uint32_t dq_map_control_63_48_now; // 0x138C
407     uint32_t dq_map_control_71_64_now; // 0x1390
408     uint32_t __RESERVED_0x1394_0x13AC_[7];
409     uint32_t odt_cp_control_31_00_now; // 0x13B0
410     uint32_t odt_cp_control_63_32_now; // 0x13B4
411     uint32_t __RESERVED_0x13B8_0x1404_[20];
412     uint32_t user_config0_now; // 0x1408
413     uint32_t user_config1_now; // 0x140C
414     uint32_t __RESERVED_0x1410_0x1FCC_[752];
415     uint32_t periph_id_4; // 0x1FD0
416     uint32_t __RESERVED_0x1FD4_0x1FDC_[3];
417     uint32_t periph_id_0; // 0x1FE0
418     uint32_t periph_id_1; // 0x1FE4
419     uint32_t periph_id_2; // 0x1FE8
420     uint32_t periph_id_3; // 0x1FEC
421     uint32_t component_id_0; // 0x1FF0
422     uint32_t component_id_1; // 0x1FF4
423     uint32_t component_id_2; // 0x1FF8
424     uint32_t component_id_3; // 0x1FFC
425 } REG_ST_DMC520;
426 
427 #endif /* INTERNAL_REG_DMC520_H */
428