Searched refs:pcie_lane (Results 1 – 16 of 16) sorted by relevance
661 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_7_set_default_dpm_table()1070 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v13_0_7_print_clk_levels()1071 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v13_0_7_print_clk_levels()1072 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v13_0_7_print_clk_levels()1073 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v13_0_7_print_clk_levels()1074 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v13_0_7_print_clk_levels()1075 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v13_0_7_print_clk_levels()1078 (lane_width == pcie_table->pcie_lane[i]) ? in smu_v13_0_7_print_clk_levels()1181 if (pcie_table->pcie_lane[i] > pcie_width_cap) in smu_v13_0_7_update_pcie_parameters()1182 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_7_update_pcie_parameters()[all …]
55 uint8_t pcie_lane[ALDEBARAN_MAX_PCIE_CONF]; member
670 pcie_table->pcie_lane[pcie_table->num_of_link_levels] = in smu_v13_0_0_set_default_dpm_table()1140 (pcie_table->pcie_lane[i] == 1) ? "x1" : in smu_v13_0_0_print_clk_levels()1141 (pcie_table->pcie_lane[i] == 2) ? "x2" : in smu_v13_0_0_print_clk_levels()1142 (pcie_table->pcie_lane[i] == 3) ? "x4" : in smu_v13_0_0_print_clk_levels()1143 (pcie_table->pcie_lane[i] == 4) ? "x8" : in smu_v13_0_0_print_clk_levels()1144 (pcie_table->pcie_lane[i] == 5) ? "x12" : in smu_v13_0_0_print_clk_levels()1145 (pcie_table->pcie_lane[i] == 6) ? "x16" : "", in smu_v13_0_0_print_clk_levels()1148 (lane_width == link_width[pcie_table->pcie_lane[i]]) ? in smu_v13_0_0_print_clk_levels()1251 if (pcie_table->pcie_lane[i] > pcie_width_cap) in smu_v13_0_0_update_pcie_parameters()1252 pcie_table->pcie_lane[i] = pcie_width_cap; in smu_v13_0_0_update_pcie_parameters()[all …]
55 uint8_t pcie_lane[MAX_PCIE_CONF]; member
1343 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_emit_clk_levels()1344 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_emit_clk_levels()1345 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_emit_clk_levels()1346 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_emit_clk_levels()1347 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_emit_clk_levels()1543 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in navi10_print_clk_levels()1544 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in navi10_print_clk_levels()1545 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in navi10_print_clk_levels()1546 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in navi10_print_clk_levels()1547 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in navi10_print_clk_levels()[all …]
1336 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 1) ? "x1" : in sienna_cichlid_print_clk_levels()1337 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 2) ? "x2" : in sienna_cichlid_print_clk_levels()1338 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 3) ? "x4" : in sienna_cichlid_print_clk_levels()1339 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 4) ? "x8" : in sienna_cichlid_print_clk_levels()1340 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 5) ? "x12" : in sienna_cichlid_print_clk_levels()1341 (dpm_context->dpm_tables.pcie_table.pcie_lane[i] == 6) ? "x16" : "", in sienna_cichlid_print_clk_levels()1344 (lane_width == dpm_context->dpm_tables.pcie_table.pcie_lane[i]) ? in sienna_cichlid_print_clk_levels()2086 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = table_member2[i]; in sienna_cichlid_update_pcie_parameters()2108 dpm_context->dpm_tables.pcie_table.pcie_lane[i] = pcie_width_cap; in sienna_cichlid_update_pcie_parameters()
3757 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3759 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()3761 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3763 ps->performance_levels[i].pcie_lane; in smu7_get_pp_table_entry_v1()3781 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3786 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v1()3906 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v0()3911 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v0()3931 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v0()3936 ps->performance_levels[i].pcie_lane) in smu7_get_pp_table_entry_v0()[all …]
58 uint16_t pcie_lane; member
142 uint8_t pcie_lane[MAX_PCIE_CONF]; member
121 uint8_t pcie_lane[MAX_PCIE_CONF]; member
173 uint8_t pcie_lane[MAX_PCIE_CONF]; member
1270 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()1273 pcie_table->pcie_lane[i] = (uint8_t)encode_pcie_lane_width( in vega10_setup_default_pcie_table()1569 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[i]; in vega10_populate_smc_link_levels()1582 pp_table->PcieLaneCount[i] = pcie_table->pcie_lane[j]; in vega10_populate_smc_link_levels()
88 uint8_t pcie_lane[MAX_PCIE_CONF]; member
100 uint8_t pcie_lane[MAX_PCIE_CONF]; member
43 u16 pcie_lane; member
3737 state->performance_levels[0].pcie_lane, in ci_trim_dpm_states()3739 state->performance_levels[high_limit_count].pcie_lane); in ci_trim_dpm_states()5454 pl->pcie_lane = r600_get_pcie_lane_support(rdev, in ci_parse_pplib_clock_info()5483 if (pi->pcie_lane_powersaving.max < pl->pcie_lane) in ci_parse_pplib_clock_info()5484 pi->pcie_lane_powersaving.max = pl->pcie_lane; in ci_parse_pplib_clock_info()5485 if (pi->pcie_lane_powersaving.min > pl->pcie_lane) in ci_parse_pplib_clock_info()5486 pi->pcie_lane_powersaving.min = pl->pcie_lane; in ci_parse_pplib_clock_info()5494 if (pi->pcie_lane_performance.max < pl->pcie_lane) in ci_parse_pplib_clock_info()5495 pi->pcie_lane_performance.max = pl->pcie_lane; in ci_parse_pplib_clock_info()5496 if (pi->pcie_lane_performance.min > pl->pcie_lane) in ci_parse_pplib_clock_info()[all …]
Completed in 71 milliseconds