Home
last modified time | relevance | path

Searched refs:io_rw_32 (Results 1 – 25 of 36) sorted by relevance

12

/lk-master/external/platform/pico/rp2040/hardware_structs/include/hardware/structs/
A Di2c.h14 io_rw_32 con;
15 io_rw_32 tar;
16 io_rw_32 sar;
18 io_rw_32 data_cmd;
27 io_rw_32 rx_tl;
28 io_rw_32 tx_tl;
40 io_rw_32 enable;
41 io_rw_32 status;
42 io_rw_32 txflr;
43 io_rw_32 rxflr;
[all …]
A Dssi.h15 io_rw_32 ctrlr0;
18 io_rw_32 mwcr;
19 io_rw_32 ser;
20 io_rw_32 baudr;
25 io_rw_32 sr;
26 io_rw_32 imr;
27 io_rw_32 isr;
28 io_rw_32 risr;
33 io_rw_32 icr;
37 io_rw_32 idr;
[all …]
A Dusb.h63 io_rw_32 in;
64 io_rw_32 out;
69 io_rw_32 in;
70 io_rw_32 out;
116 io_rw_32 sof_rw;
123 io_rw_32 abort;
129 io_rw_32 pwr;
134 io_rw_32 intr;
135 io_rw_32 inte;
136 io_rw_32 intf;
[all …]
A Ddma.h15 io_rw_32 read_addr;
18 io_rw_32 ctrl_trig;
19 io_rw_32 al1_ctrl;
23 io_rw_32 al2_ctrl;
27 io_rw_32 al3_ctrl;
37 io_rw_32 inte0;
38 io_rw_32 intf0;
39 io_rw_32 ints0;
41 io_rw_32 inte1;
42 io_rw_32 intf1;
[all …]
A Dclocks.h35 io_rw_32 ctrl;
36 io_rw_32 div;
42 io_rw_32 ref_khz;
43 io_rw_32 min_khz;
44 io_rw_32 max_khz;
45 io_rw_32 delay;
47 io_rw_32 src;
65 io_rw_32 intr;
66 io_rw_32 inte;
67 io_rw_32 intf;
[all …]
A Dpio.h15 io_rw_32 ctrl;
17 io_rw_32 fdebug;
21 io_rw_32 irq;
24 io_rw_32 dbg_padout;
25 io_rw_32 dbg_padoe;
33 io_rw_32 instr;
36 io_rw_32 intr;
37 io_rw_32 inte0;
38 io_rw_32 intf0;
40 io_rw_32 inte1;
[all …]
A Duart.h14 io_rw_32 dr;
15 io_rw_32 rsr;
17 io_rw_32 fr;
19 io_rw_32 ilpr;
20 io_rw_32 ibrd;
21 io_rw_32 fbrd;
23 io_rw_32 cr;
24 io_rw_32 ifls;
26 io_rw_32 ris;
27 io_rw_32 mis;
[all …]
A Drtc.h15 io_rw_32 clkdiv_m1;
16 io_rw_32 setup_0;
17 io_rw_32 setup_1;
18 io_rw_32 ctrl;
19 io_rw_32 irq_setup_0;
21 io_rw_32 rtc_1;
22 io_rw_32 rtc_0;
23 io_rw_32 intr;
24 io_rw_32 inte;
25 io_rw_32 intf;
[all …]
A Drosc.h15 io_rw_32 ctrl;
16 io_rw_32 freqa;
17 io_rw_32 freqb;
18 io_rw_32 dormant;
19 io_rw_32 div;
20 io_rw_32 phase;
21 io_rw_32 status;
22 io_rw_32 randombit;
23 io_rw_32 count;
24 io_rw_32 dftx;
A Dspi.h14 io_rw_32 cr0;
15 io_rw_32 cr1;
16 io_rw_32 dr;
17 io_rw_32 sr;
18 io_rw_32 cpsr;
19 io_rw_32 imsc;
20 io_rw_32 ris;
21 io_rw_32 mis;
22 io_rw_32 icr;
23 io_rw_32 dmacr;
A Dpwm.h15 io_rw_32 csr;
16 io_rw_32 div;
17 io_rw_32 ctr;
18 io_rw_32 cc;
19 io_rw_32 top;
24 io_rw_32 en;
25 io_rw_32 intr;
26 io_rw_32 inte;
27 io_rw_32 intf;
28 io_rw_32 ints;
A Dadc.h13 io_rw_32 cs;
14 io_rw_32 result;
15 io_rw_32 fcs;
16 io_rw_32 fifo;
17 io_rw_32 div;
18 io_rw_32 intr;
19 io_rw_32 inte;
20 io_rw_32 intf;
21 io_rw_32 ints;
A Dxip_ctrl.h13 io_rw_32 ctrl;
14 io_rw_32 flush;
15 io_rw_32 stat;
16 io_rw_32 ctr_hit;
17 io_rw_32 ctr_acc;
18 io_rw_32 stream_addr;
19 io_rw_32 stream_ctr;
20 io_rw_32 stream_fifo;
A Dsyscfg.h15 io_rw_32 proc0_nmi_mask;
16 io_rw_32 proc1_nmi_mask;
17 io_rw_32 proc_config;
18 io_rw_32 proc_in_sync_bypass;
19 io_rw_32 proc_in_sync_bypass_hi;
20 io_rw_32 dbgforce;
21 io_rw_32 mempowerdown;
A Dtimer.h21 io_rw_32 alarm[NUM_TIMERS];
22 io_rw_32 armed;
25 io_rw_32 dbgpause;
26 io_rw_32 pause;
27 io_rw_32 intr;
28 io_rw_32 inte;
29 io_rw_32 intf;
A Dsio.h40 io_rw_32 fifo_st;
45 io_rw_32 div_udividend;
46 io_rw_32 div_udivisor;
47 io_rw_32 div_sdividend;
48 io_rw_32 div_sdivisor;
50 io_rw_32 div_quotient;
51 io_rw_32 div_remainder;
52 io_rw_32 div_csr;
A Dxosc.h16 io_rw_32 ctrl;
17 io_rw_32 status;
18 io_rw_32 dormant;
19 io_rw_32 startup;
20 io_rw_32 _reserved[3];
21 io_rw_32 count;
A Diobank0.h15 io_rw_32 inte[4];
16 io_rw_32 intf[4];
17 io_rw_32 ints[4];
23 io_rw_32 status;
24 io_rw_32 ctrl;
26 io_rw_32 intr[4];
A Dpsm.h15 io_rw_32 frce_on;
16 io_rw_32 frce_off;
17 io_rw_32 wdsel;
18 io_rw_32 done;
A Dmpu.h15 io_rw_32 ctrl;
16 io_rw_32 rnr;
17 io_rw_32 rbar;
18 io_rw_32 rasr;
A Dpll.h15 io_rw_32 cs;
16 io_rw_32 pwr;
17 io_rw_32 fbdiv_int;
18 io_rw_32 prim;
A Dscb.h15 io_rw_32 icsr;
16 io_rw_32 vtor;
17 io_rw_32 aircr;
18 io_rw_32 scr;
A Dinterp.h15 io_rw_32 accum[2];
16 io_rw_32 base[3];
19 io_rw_32 ctrl[2];
20 io_rw_32 add_raw[2];
A Dvreg_and_chip_reset.h15 io_rw_32 vreg;
16 io_rw_32 bod;
17 io_rw_32 chip_reset;
/lk-master/external/platform/pico/rp2_common/hardware_base/include/hardware/
A Daddress_mapped.h54 typedef volatile uint32_t io_rw_32; typedef
83 inline static void hw_set_bits(io_rw_32 *addr, uint32_t mask) { in hw_set_bits()
84 *(io_rw_32 *) hw_set_alias_untyped((volatile void *) addr) = mask; in hw_set_bits()
93 inline static void hw_clear_bits(io_rw_32 *addr, uint32_t mask) { in hw_clear_bits()
94 *(io_rw_32 *) hw_clear_alias_untyped((volatile void *) addr) = mask; in hw_clear_bits()
103 inline static void hw_xor_bits(io_rw_32 *addr, uint32_t mask) { in hw_xor_bits()
104 *(io_rw_32 *) hw_xor_alias_untyped((volatile void *) addr) = mask; in hw_xor_bits()
119 inline static void hw_write_masked(io_rw_32 *addr, uint32_t values, uint32_t write_mask) { in hw_write_masked()

Completed in 24 milliseconds

12