1 /* 2 * Copyright (C) 2015-2020 Alibaba Group Holding Limited 3 */ 4 #ifndef __REG_SPDIFIP_H_ 5 #define __REG_SPDIFIP_H_ 6 7 #include "plat_types.h" 8 9 #define SPDIFIP_FIFO_DEPTH 8 10 11 /* spdif register */ 12 /* enable register */ 13 #define SPDIFIP_ENABLE_REG_REG_OFFSET 0x0 14 #define SPDIFIP_ENABLE_REG_SPDIF_ENABLE_SHIFT (0) 15 #define SPDIFIP_ENABLE_REG_SPDIF_ENABLE_MASK ((0x1)<<SPDIFIP_ENABLE_REG_SPDIF_ENABLE_SHIFT) 16 17 /* recv block enable register */ 18 #define SPDIFIP_RX_BLOCK_ENABLE_REG_REG_OFFSET 0x4 19 #define SPDIFIP_RX_BLOCK_ENABLE_REG_ENABLE_SHIFT (0) 20 #define SPDIFIP_RX_BLOCK_ENABLE_REG_ENABLE_MASK ((0x1)<<SPDIFIP_RX_BLOCK_ENABLE_REG_ENABLE_SHIFT) 21 22 /* send block enable register */ 23 #define SPDIFIP_TX_BLOCK_ENABLE_REG_REG_OFFSET 0x8 24 #define SPDIFIP_TX_BLOCK_ENABLE_REG_ENABLE_SHIFT (0) 25 #define SPDIFIP_TX_BLOCK_ENABLE_REG_ENABLE_MASK ((0x1)<<SPDIFIP_TX_BLOCK_ENABLE_REG_ENABLE_SHIFT) 26 27 /* clk gen enable register */ 28 #define SPDIFIP_CLK_GEN_ENABLE_REG_REG_OFFSET 0xc 29 #define SPDIFIP_CLK_GEN_ENABLE_REG_ENABLE_SHIFT (0) 30 #define SPDIFIP_CLK_GEN_ENABLE_REG_ENABLE_MASK ((0x1)<<SPDIFIP_CLK_GEN_ENABLE_REG_ENABLE_SHIFT) 31 32 /* clk config register */ 33 #define SPDIFIP_CLK_CFG_REG_OFFSET 0x10 34 #define SPDIFIP_CLK_CFG_WSS_SHIFT (3) 35 #define SPDIFIP_CLK_CFG_WSS_MASK ((0x3)<<SPDIFIP_CLK_CFG_WSS_SHIFT) 36 #define SPDIFIP_CLK_CFG_WSS_VAL_16CYCLE 0 37 #define SPDIFIP_CLK_CFG_WSS_VAL_24CYCLE 1 38 #define SPDIFIP_CLK_CFG_WSS_VAL_32CYCLE 2 39 40 #define SPDIFIP_CLK_CFG_SCLK_GATE_SHIFT (0) 41 #define SPDIFIP_CLK_CFG_SCLK_GATE_MASK ((0x7)<<SPDIFIP_CLK_CFG_SCLK_GATE_SHIFT) 42 #define SPDIFIP_CLK_CFG_SCLK_GATE_VAL_NO_GATE 0 43 #define SPDIFIP_CLK_CFG_SCLK_GATE_VAL_12_GATE 1 44 #define SPDIFIP_CLK_CFG_SCLK_GATE_VAL_16_GATE 2 45 #define SPDIFIP_CLK_CFG_SCLK_GATE_VAL_20_GATE 3 46 #define SPDIFIP_CLK_CFG_SCLK_GATE_VAL_24_GATE 4 47 48 /* recv block fifo reset register */ 49 #define SPDIFIP_RX_BLOCK_FIFO_RESET_REG_OFFSET 0x14 50 #define SPDIFIP_RX_BLOCK_FIFO_RESET_RESET_SHIFT (0) 51 #define SPDIFIP_RX_BLOCK_FIFO_RESET_RESET_MASK ((0x1)<<SPDIFIP_RX_BLOCK_FIFO_RESET_RESET_SHIFT) 52 53 /* send block fifo reset register */ 54 #define SPDIFIP_TX_BLOCK_FIFO_RESET_REG_OFFSET 0x18 55 #define SPDIFIP_TX_BLOCK_FIFO_RESET_RESET_SHIFT (0) 56 #define SPDIFIP_TX_BLOCK_FIFO_RESET_RESET_MASK ((0x1)<<SPDIFIP_TX_BLOCK_FIFO_RESET_RESET_SHIFT) 57 58 /* left recv buffer register */ 59 #define SPDIFIP_LEFT_RX_BUFF_REG_OFFSET 0x20 60 61 /* left send buffer register */ 62 #define SPDIFIP_LEFT_TX_BUFF_REG_OFFSET 0x20 63 64 /* right recv buffer register */ 65 #define SPDIFIP_RIGHT_RX_BUFF_REG_OFFSET 0x24 66 67 /* right send buffer register */ 68 #define SPDIFIP_RIGHT_TX_BUFF_REG_OFFSET 0x24 69 70 /* channel 0 */ 71 /* recv enable register */ 72 #define SPDIFIP_RX_ENABLE_REG_OFFSET 0x28 73 #define SPDIFIP_RX_ENABLE_ENABLE_SHIFT (0) 74 #define SPDIFIP_RX_ENABLE_ENABLE_MASK ((0x1)<<SPDIFIP_RX_ENABLE_ENABLE_SHIFT) 75 76 /* send enable register */ 77 #define SPDIFIP_TX_ENABLE_REG_OFFSET 0x2c 78 #define SPDIFIP_TX_ENABLE_ENABLE_SHIFT (0) 79 #define SPDIFIP_TX_ENABLE_ENABLE_MASK ((0x1)<<SPDIFIP_TX_ENABLE_ENABLE_SHIFT) 80 81 #if 0 82 /* recv config register */ 83 #define SPDIFIP_RX_CFG_REG_OFFSET 0x30 84 #define SPDIFIP_RX_CFG_WLEN_SHIFT (0) 85 #define SPDIFIP_RX_CFG_WLEN_MASK ((0x7)<<SPDIFIP_RX_CFG_WLEN_SHIFT) 86 #define SPDIFIP_RX_CFG_WLEN_VAL_IGNORE 0 87 #define SPDIFIP_RX_CFG_WLEN_VAL_12BIT 1 88 #define SPDIFIP_RX_CFG_WLEN_VAL_16BIT 2 89 #define SPDIFIP_RX_CFG_WLEN_VAL_20BIT 3 90 #define SPDIFIP_RX_CFG_WLEN_VAL_24BIT 4 91 #define SPDIFIP_RX_CFG_WLEN_VAL_32BIT 5 92 93 /* send config register */ 94 #define SPDIFIP_TX_CFG_REG_OFFSET 0x34 95 #define SPDIFIP_TX_CFG_WLEN_SHIFT (0) 96 #define SPDIFIP_TX_CFG_WLEN_MASK ((0x7)<<SPDIFIP_TX_CFG_WLEN_SHIFT) 97 #define SPDIFIP_TX_CFG_WLEN_VAL_IGNORE 0 98 #define SPDIFIP_TX_CFG_WLEN_VAL_12BIT 1 99 #define SPDIFIP_TX_CFG_WLEN_VAL_16BIT 2 100 #define SPDIFIP_TX_CFG_WLEN_VAL_20BIT 3 101 #define SPDIFIP_TX_CFG_WLEN_VAL_24BIT 4 102 #define SPDIFIP_TX_CFG_WLEN_VAL_32BIT 5 103 #endif 104 105 /* int status register */ 106 #define SPDIFIP_INT_STATUS_REG_OFFSET 0x38 107 #define SPDIFIP_INT_STATUS_TX_FIFO_OVER_SHIFT (5) 108 #define SPDIFIP_INT_STATUS_TX_FIFO_OVER_MASK ((0x1)<<SPDIFIP_INT_STATUS_TX_FIFO_OVER_SHIFT) 109 #define SPDIFIP_INT_STATUS_TX_FIFO_EMPTY_SHIFT (4) 110 #define SPDIFIP_INT_STATUS_TX_FIFO_EMPTY_MASK ((0x1)<<SPDIFIP_INT_STATUS_TX_FIFO_EMPTY_SHIFT) 111 #define SPDIFIP_INT_STATUS_RX_FIFO_OVER_SHIFT (1) 112 #define SPDIFIP_INT_STATUS_RX_FIFO_OVER_MASK ((0x1)<<SPDIFIP_INT_STATUS_RX_FIFO_OVER_SHIFT) 113 #define SPDIFIP_INT_STATUS_RX_FIFO_DA_SHIFT (0) 114 #define SPDIFIP_INT_STATUS_RX_FIFO_DA_MASK ((0x1)<<SPDIFIP_INT_STATUS_RX_FIFO_DA_SHIFT) 115 116 /* int mask register */ 117 #define SPDIFIP_INT_MASK_REG_OFFSET 0x3c 118 #define SPDIFIP_INT_MASK_TX_FIFO_OVER_SHIFT (5) 119 #define SPDIFIP_INT_MASK_TX_FIFO_OVER_MASK ((0x1)<<SPDIFIP_INT_MASK_TX_FIFO_OVER_SHIFT) 120 #define SPDIFIP_INT_MASK_TX_FIFO_EMPTY_SHIFT (4) 121 #define SPDIFIP_INT_MASK_TX_FIFO_EMPTY_MASK ((0x1)<<SPDIFIP_INT_MASK_TX_FIFO_EMPTY_SHIFT) 122 #define SPDIFIP_INT_MASK_RX_FIFO_OVER_SHIFT (1) 123 #define SPDIFIP_INT_MASK_RX_FIFO_OVER_MASK ((0x1)<<SPDIFIP_INT_MASK_RX_FIFO_OVER_SHIFT) 124 #define SPDIFIP_INT_MASK_RX_FIFO_DA_SHIFT (0) 125 #define SPDIFIP_INT_MASK_RX_FIFO_DA_MASK ((0x1)<<SPDIFIP_INT_MASK_RX_FIFO_DA_SHIFT) 126 #define SPDIFIP_INT_MASK_ALL \ 127 (SPDIFIP_INT_MASK_TX_FIFO_OVER_MASK|SPDIFIP_INT_MASK_TX_FIFO_EMPTY_MASK|SPDIFIP_INT_MASK_RX_FIFO_OVER_MASK|SPDIFIP_INT_MASK_RX_FIFO_DA_MASK) 128 #define SPDIFIP_INT_UNMASK_ALL 0 129 130 /* clr recv over flow register */ 131 #define SPDIFIP_CLR_RX_OVER_FLOW_REG_OFFSET 0x40 132 #define SPDIFIP_CLR_RX_OVER_FLOW_CLR_SHIFT (0) 133 #define SPDIFIP_CLR_RX_OVER_FLOW_CLR_MASK ((0x1)<<SPDIFIP_CLR_RX_OVER_FLOW_CLR_SHIFT) 134 135 /* clr send over flow register */ 136 #define SPDIFIP_CLR_TX_OVER_FLOW_REG_OFFSET 0x44 137 #define SPDIFIP_CLR_TX_OVER_FLOW_CLR_SHIFT (0) 138 #define SPDIFIP_CLR_TX_OVER_FLOW_CLR_MASK ((0x1)<<SPDIFIP_CLR_TX_OVER_FLOW_CLR_SHIFT) 139 140 /* recv fifo config register */ 141 #define SPDIFIP_RX_FIFO_CFG_REG_OFFSET 0x48 142 #define SPDIFIP_RX_FIFO_CFG_LEVEL_SHIFT (0) 143 #define SPDIFIP_RX_FIFO_CFG_LEVEL_MASK ((0xf)<<SPDIFIP_RX_FIFO_CFG_LEVEL_SHIFT) 144 145 /* send fifo config register */ 146 #define SPDIFIP_TX_FIFO_CFG_REG_OFFSET 0x4c 147 #define SPDIFIP_TX_FIFO_CFG_LEVEL_SHIFT (0) 148 #define SPDIFIP_TX_FIFO_CFG_LEVEL_MASK ((0xf)<<SPDIFIP_TX_FIFO_CFG_LEVEL_SHIFT) 149 150 /* recv fifo flush register */ 151 #define SPDIFIP_RX_FIFO_FLUSH_REG_OFFSET 0x50 152 #define SPDIFIP_RX_FIFO_FLUSH_SHIFT (0) 153 #define SPDIFIP_RX_FIFO_FLUSH_MASK ((0x1)<<SPDIFIP_RX_FIFO_FLUSH_SHIFT) 154 155 /* send fifo flush register */ 156 #define SPDIFIP_TX_FIFO_FLUSH_REG_OFFSET 0x54 157 #define SPDIFIP_TX_FIFO_FLUSH_SHIFT (0) 158 #define SPDIFIP_TX_FIFO_FLUSH_MASK ((0x1)<<SPDIFIP_TX_FIFO_FLUSH_SHIFT) 159 160 /* dma ctrl register */ 161 #define SPDIFIP_DMA_CTRL_REG_OFFSET 0x58 162 #define SPDIFIP_DMA_CTRL_TX_ENABLE_SHIFT (1) 163 #define SPDIFIP_DMA_CTRL_TX_ENABLE_MASK ((0x1)<<SPDIFIP_DMA_CTRL_TX_ENABLE_SHIFT) 164 #define SPDIFIP_DMA_CTRL_RX_ENABLE_SHIFT (0) 165 #define SPDIFIP_DMA_CTRL_RX_ENABLE_MASK ((0x1)<<SPDIFIP_DMA_CTRL_RX_ENABLE_SHIFT) 166 /* channel 0 end */ 167 168 /* recv config register */ 169 #define SPDIFIP_RX_CFG_REG_OFFSET 0x60 170 #define SPDIFIP_RX_CFG_BLKEN_SHIFT (24) 171 #define SPDIFIP_RX_CFG_BLKEN_MASK ((0x1)<<SPDIFIP_RX_CFG_BLKEN_SHIFT) 172 #define SPDIFIP_RX_CFG_FORMAT_SHIFT (20) 173 #define SPDIFIP_RX_CFG_FORMAT_MASK ((0xf)<<SPDIFIP_RX_CFG_FORMAT_SHIFT) 174 #define SPDIFIP_RX_CFG_PARLEN_SHIFT (19) 175 #define SPDIFIP_RX_CFG_PARLEN_MASK ((0x1)<<SPDIFIP_RX_CFG_PARLEN_SHIFT) 176 #define SPDIFIP_RX_CFG_STATLEN_SHIFT (18) 177 #define SPDIFIP_RX_CFG_STATLEN_MASK ((0x1)<<SPDIFIP_RX_CFG_STATLEN_SHIFT) 178 #define SPDIFIP_RX_CFG_USELEN_SHIFT (17) 179 #define SPDIFIP_RX_CFG_USELEN_MASK ((0x1)<<SPDIFIP_RX_CFG_USELEN_SHIFT) 180 #define SPDIFIP_RX_CFG_VAlLEN_SHIFT (16) 181 #define SPDIFIP_RX_CFG_VALLEN_MASK ((0x1)<<SPDIFIP_RX_CFG_VALLEN_SHIFT) 182 #define SPDIFIP_RX_CFG_VALIDCHK_SHIFT (3) 183 #define SPDIFIP_RX_CFG_VALIDCHK_MASK ((0x1)<<SPDIFIP_RX_CFG_VALIDCHK_SHIFT) 184 #define SPDIFIP_RX_CFG_SAMPLEEN_SHIFT (1) 185 #define SPDIFIP_RX_CFG_SAMPLEEN_MASK ((0x1)<<SPDIFIP_RX_CFG_SAMPLEEN_SHIFT) 186 #define SPDIFIP_RX_CFG_RXEN_SHIFT (0) 187 #define SPDIFIP_RX_CFG_RXEN_MASK ((0x1)<<SPDIFIP_RX_CFG_RXEN_SHIFT) 188 189 /* recv state register */ 190 #define SPDIFIP_RX_STAT_REG_OFFSET 0x64 191 #define SPDIFIP_RX_STAT_CHLOCK_SHIFT (31) 192 #define SPDIFIP_RX_STAT_CHLOCK_MASK ((0x1)<<SPDIFIP_RX_STAT_CHLOCK_SHIFT) 193 #define SPDIFIP_RX_STAT_CHBEMPH_SHIFT (12) 194 #define SPDIFIP_RX_STAT_CHBEMPH_MASK ((0x7)<<SPDIFIP_RX_STAT_CHBEMPH_SHIFT) 195 #define SPDIFIP_RX_STAT_CHBCOPY_SHIFT (10) 196 #define SPDIFIP_RX_STAT_CHBCOPY_MASK ((0x1)<<SPDIFIP_RX_STAT_CHBCOPY_SHIFT) 197 #define SPDIFIP_RX_STAT_CHBAUDIO_SHIFT (9) 198 #define SPDIFIP_RX_STAT_CHBAUDIO_MASK ((0x1)<<SPDIFIP_RX_STAT_CHBAUDIO_SHIFT) 199 #define SPDIFIP_RX_STAT_CHBPRO_SHIFT (8) 200 #define SPDIFIP_RX_STAT_CHBPRO_MASK ((0x1)<<SPDIFIP_RX_STAT_CHBPRO_SHIFT) 201 #define SPDIFIP_RX_STAT_CHAEMPH_SHIFT (4) 202 #define SPDIFIP_RX_STAT_CHAEMPH_MASK ((0x1)<<SPDIFIP_RX_STAT_CHAEMPH_SHIFT) 203 #define SPDIFIP_RX_STAT_CHACOPY_SHIFT (2) 204 #define SPDIFIP_RX_STAT_CHACOPY_MASK ((0x1)<<SPDIFIP_RX_STAT_CHACOPY_SHIFT) 205 #define SPDIFIP_RX_STAT_CHAAUDIO_SHIFT (1) 206 #define SPDIFIP_RX_STAT_CHAAUDIO_MASK ((0x1)<<SPDIFIP_RX_STAT_CHAAUDIO_SHIFT) 207 #define SPDIFIP_RX_STAT_CHAPRO_SHIFT (0) 208 #define SPDIFIP_RX_STAT_CHAPRO_MASK ((0x1)<<SPDIFIP_RX_STAT_CHAPRO_SHIFT) 209 210 /* recv user bit state register */ 211 #define SPDIFIP_RXUSRCHSTCFG_REG_OFFSET 0x68 212 #define SPDIFIP_RXUSRCHSTCFG_FRAMEINDEX_SHIFT (16) 213 #define SPDIFIP_RXUSRCHSTCFG_FRAMEINDEX_MASK ((0xff)<<SPDIFIP_RXUSRCHSTCFG_FRAMEINDEX_SHIFT) 214 #define SPDIFIP_RXUSRCHSTCFG_USRCHNSTSEL_SHIFT (9) 215 #define SPDIFIP_RXUSRCHSTCFG_USRCHNSTSEL_MASK ((0xff)<<SPDIFIP_RXUSRCHSTCFG_USRCHNSTSEL_SHIFT) 216 #define SPDIFIP_RXUSRCHSTCFG_CHNSEL_SHIFT (8) 217 #define SPDIFIP_RXUSRCHSTCFG_CHNSEL_MASK ((0xff)<<SPDIFIP_RXUSRCHSTCFG_CHNSEL_SHIFT) 218 #define SPDIFIP_RXUSRCHSTCFG_CAPBITLEN_SHIFT (0) 219 #define SPDIFIP_RXUSRCHSTCFG_CAPBITLEN_MASK ((0xff)<<SPDIFIP_RXUSRCHSTCFG_CAPBITLEN_SHIFT) 220 221 /* recv user bit data register */ 222 #define SPDIFIP_RXUSRCHSTDATA_REG_OFFSET 0x6C 223 #define SPDIFIP_RXUSRCHSTDATA_CAPDATA_SHIFT (0) 224 #define SPDIFIP_RXUSRCHSTDATA_CAPDATA_MASK ((0xffffffff)<<SPDIFIP_RXUSRCHSTDATA_CAPDATA_SHIFT) 225 226 /* send config register */ 227 #define SPDIFIP_TX_CFG_REG_OFFSET 0x78 228 #define SPDIFIP_TX_CFG_FORMAT_SHIFT (20) 229 #define SPDIFIP_TX_CFG_FORMAT_MASK ((0xf)<<SPDIFIP_TX_CFG_FORMAT_SHIFT) 230 #define SPDIFIP_TX_CFG_RATIO_SHIFT (8) 231 #define SPDIFIP_TX_CFG_RATIO_MASK ((0xff)<<SPDIFIP_TX_CFG_RATIO_SHIFT) 232 #define SPDIFIP_TX_CFG_USRDATAEN_SHIFT (6) 233 #define SPDIFIP_TX_CFG_USRDATAEN_MASK ((0x3)<<SPDIFIP_TX_CFG_USRDATAEN_SHIFT) 234 #define SPDIFIP_TX_CFG_CHSTEN_SHIFT (4) 235 #define SPDIFIP_TX_CFG_CHSTEN_MASK ((0x3)<<SPDIFIP_TX_CFG_CHSTEN_SHIFT) 236 #define SPDIFIP_TX_CFG_TXVALID_SHIFT (1) 237 #define SPDIFIP_TX_CFG_TXVALID_MASK ((0x1)<<SPDIFIP_TX_CFG_TXVALID_SHIFT) 238 #define SPDIFIP_TX_CFG_TXEN_SHIFT (0) 239 #define SPDIFIP_TX_CFG_TXEN_MASK ((0x1)<<SPDIFIP_TX_CFG_TXEN_SHIFT) 240 241 /* send user bit state register */ 242 #define SPDIFIP_TXUSRCHSTCFG_REG_OFFSET 0x80 243 #define SPDIFIP_TXUSRCHSTCFG_CHBCHST_SHIFT (24) 244 #define SPDIFIP_TXUSRCHSTCFG_CHBCHST_MASK ((0xff)<<SPDIFIP_TXUSRCHSTCFG_CHBCHST_SHIFT) 245 #define SPDIFIP_TXUSRCHSTCFG_CHACHST_SHIFT (16) 246 #define SPDIFIP_TXUSRCHSTCFG_CHACHST_MASK ((0xff)<<SPDIFIP_TXUSRCHSTCFG_CHACHST_SHIFT) 247 #define SPDIFIP_TXUSRCHSTCFG_CHBUSRBIT_SHIFT (8) 248 #define SPDIFIP_TXUSRCHSTCFG_CHBUSRBIT_MASK ((0xff)<<SPDIFIP_TXUSRCHSTCFG_CHBUSRBIT_SHIFT) 249 #define SPDIFIP_TXUSRCHSTCFG_CHAUSRBIT_SHIFT (0) 250 #define SPDIFIP_TXUSRCHSTCFG_CHAUSRBIT_MASK ((0xff)<<SPDIFIP_TXUSRCHSTCFG_CHAUSRBIT_SHIFT) 251 252 /* rx int status register */ 253 #define SPDIFIP_RXINTSTAT_REG_OFFSET 0xE0 254 #define SPDIFIP_RXINTSTAT_PARCHBERR_SHIFT (3) 255 #define SPDIFIP_RXINTSTAT_PARCHBERR_MASK ((0x1)<<SPDIFIP_RXINTSTAT_PARCHBERR_SHIFT) 256 #define SPDIFIP_RXINTSTAT_PARCHAERR_SHIFT (2) 257 #define SPDIFIP_RXINTSTAT_PARCHAERR_MASK ((0x1)<<SPDIFIP_RXINTSTAT_PARCHAERR_SHIFT) 258 #define SPDIFIP_RXINTSTAT_CAPNEW_SHIFT (1) 259 #define SPDIFIP_RXINTSTAT_CAPNEW_MASK ((0x1)<<SPDIFIP_RXINTSTAT_CAPNEW_SHIFT) 260 #define SPDIFIP_RXINTSTAT_LOCKED_SHIFT (0) 261 #define SPDIFIP_RXINTSTAT_LOCKED_MASK ((0x1)<<SPDIFIP_RXINTSTAT_LOCKED_SHIFT) 262 263 /* rx int mask register */ 264 #define SPDIFIP_RXINTMASK_REG_OFFSET 0xE4 265 #define SPDIFIP_RXINTMASK_PARCHBERR_SHIFT (3) 266 #define SPDIFIP_RXINTMASK_PARCHBERR_MASK ((0x1)<<SPDIFIP_RXINTMASK_PARCHBERR_SHIFT) 267 #define SPDIFIP_RXINTMASK_PARCHAERR_SHIFT (2) 268 #define SPDIFIP_RXINTMASK_PARCHAERR_MASK ((0x1)<<SPDIFIP_RXINTMASK_PARCHAERR_SHIFT) 269 #define SPDIFIP_RXINTMASK_CAPNEW_SHIFT (1) 270 #define SPDIFIP_RXINTMASK_CAPNEW_MASK ((0x1)<<SPDIFIP_RXINTMASK_CAPNEW_SHIFT) 271 #define SPDIFIP_RXINTMASK_LOCKED_SHIFT (0) 272 #define SPDIFIP_RXINTMASK_LOCKED_MASK ((0x1)<<SPDIFIP_RXINTMASK_LOCKED_SHIFT) 273 274 /* spdif register end */ 275 276 #endif /* __REG_SPDIFIP_H_ */ 277