1 /* 2 * Renesas SCP/MCP Software 3 * Copyright (c) 2020-2021, Renesas Electronics Corporation. All rights 4 * reserved. 5 * 6 * SPDX-License-Identifier: BSD-3-Clause 7 */ 8 9 #ifndef CLOCK_MSTP_DEVICES_H 10 #define CLOCK_MSTP_DEVICES_H 11 12 /*! 13 * \brief Clock device indexes. 14 */ 15 enum clock_mstp_dev_idx { 16 CLOCK_MSTP_DEV_IDX_FDP1_1, 17 CLOCK_MSTP_DEV_IDX_FDP1_0, 18 CLOCK_MSTP_DEV_IDX_SCIF5, 19 CLOCK_MSTP_DEV_IDX_SCIF4, 20 CLOCK_MSTP_DEV_IDX_SCIF3, 21 CLOCK_MSTP_DEV_IDX_SCIF1, 22 CLOCK_MSTP_DEV_IDX_SCIF0, 23 CLOCK_MSTP_DEV_IDX_MSIOF3, 24 CLOCK_MSTP_DEV_IDX_MSIOF2, 25 CLOCK_MSTP_DEV_IDX_MSIOF1, 26 CLOCK_MSTP_DEV_IDX_MSIOF0, 27 CLOCK_MSTP_DEV_IDX_SYS_DMAC2, 28 CLOCK_MSTP_DEV_IDX_SYS_DMAC1, 29 CLOCK_MSTP_DEV_IDX_SYS_DMAC0, 30 CLOCK_MSTP_DEV_IDX_SCEG_PUB, 31 CLOCK_MSTP_DEV_IDX_CMT3, 32 CLOCK_MSTP_DEV_IDX_CMT2, 33 CLOCK_MSTP_DEV_IDX_CMT1, 34 CLOCK_MSTP_DEV_IDX_CMT0, 35 CLOCK_MSTP_DEV_IDX_TPU0, 36 CLOCK_MSTP_DEV_IDX_SCIF2, 37 CLOCK_MSTP_DEV_IDX_SDIF3, 38 CLOCK_MSTP_DEV_IDX_SDIF2, 39 CLOCK_MSTP_DEV_IDX_SDIF1, 40 CLOCK_MSTP_DEV_IDX_SDIF0, 41 CLOCK_MSTP_DEV_IDX_PCIE1, 42 CLOCK_MSTP_DEV_IDX_PCIE0, 43 CLOCK_MSTP_DEV_IDX_USB_DMAC30, 44 CLOCK_MSTP_DEV_IDX_USB3_IF0, 45 CLOCK_MSTP_DEV_IDX_USB_DMAC31, 46 CLOCK_MSTP_DEV_IDX_USB_DMAC0, 47 CLOCK_MSTP_DEV_IDX_USB_DMAC1, 48 CLOCK_MSTP_DEV_IDX_RWDT, 49 CLOCK_MSTP_DEV_IDX_INTC_EX, 50 CLOCK_MSTP_DEV_IDX_INTC_AP, 51 CLOCK_MSTP_DEV_IDX_AUDMAC1, 52 CLOCK_MSTP_DEV_IDX_AUDMAC0, 53 CLOCK_MSTP_DEV_IDX_DRIF31, 54 CLOCK_MSTP_DEV_IDX_DRIF30, 55 CLOCK_MSTP_DEV_IDX_DRIF21, 56 CLOCK_MSTP_DEV_IDX_DRIF20, 57 CLOCK_MSTP_DEV_IDX_DRIF11, 58 CLOCK_MSTP_DEV_IDX_DRIF10, 59 CLOCK_MSTP_DEV_IDX_DRIF01, 60 CLOCK_MSTP_DEV_IDX_DRIF00, 61 CLOCK_MSTP_DEV_IDX_HSCIF4, 62 CLOCK_MSTP_DEV_IDX_HSCIF3, 63 CLOCK_MSTP_DEV_IDX_HSCIF2, 64 CLOCK_MSTP_DEV_IDX_HSCIF1, 65 CLOCK_MSTP_DEV_IDX_HSCIF0, 66 CLOCK_MSTP_DEV_IDX_THERMAL, 67 CLOCK_MSTP_DEV_IDX_PWM, 68 CLOCK_MSTP_DEV_IDX_FCPVD2, 69 CLOCK_MSTP_DEV_IDX_FCPVD1, 70 CLOCK_MSTP_DEV_IDX_FCPVD0, 71 CLOCK_MSTP_DEV_IDX_FCPVB1, 72 CLOCK_MSTP_DEV_IDX_FCPVB0, 73 CLOCK_MSTP_DEV_IDX_FCPVI1, 74 CLOCK_MSTP_DEV_IDX_FCPVI0, 75 CLOCK_MSTP_DEV_IDX_FCPF1, 76 CLOCK_MSTP_DEV_IDX_FCPF0, 77 CLOCK_MSTP_DEV_IDX_FCPCS, 78 CLOCK_MSTP_DEV_IDX_VSPD2, 79 CLOCK_MSTP_DEV_IDX_VSPD1, 80 CLOCK_MSTP_DEV_IDX_VSPD0, 81 CLOCK_MSTP_DEV_IDX_VSPBC, 82 CLOCK_MSTP_DEV_IDX_VSPBD, 83 CLOCK_MSTP_DEV_IDX_VSPI1, 84 CLOCK_MSTP_DEV_IDX_VSPI0, 85 CLOCK_MSTP_DEV_IDX_EHCI3, 86 CLOCK_MSTP_DEV_IDX_EHCI2, 87 CLOCK_MSTP_DEV_IDX_EHCI1, 88 CLOCK_MSTP_DEV_IDX_EHCI0, 89 CLOCK_MSTP_DEV_IDX_HSUSB, 90 CLOCK_MSTP_DEV_IDX_HSUSB3, 91 CLOCK_MSTP_DEV_IDX_CMM3, 92 CLOCK_MSTP_DEV_IDX_CMM2, 93 CLOCK_MSTP_DEV_IDX_CMM1, 94 CLOCK_MSTP_DEV_IDX_CMM0, 95 CLOCK_MSTP_DEV_IDX_CSI20, 96 CLOCK_MSTP_DEV_IDX_CSI41, 97 CLOCK_MSTP_DEV_IDX_CSI40, 98 CLOCK_MSTP_DEV_IDX_DU3, 99 CLOCK_MSTP_DEV_IDX_DU2, 100 CLOCK_MSTP_DEV_IDX_DU1, 101 CLOCK_MSTP_DEV_IDX_DU0, 102 CLOCK_MSTP_DEV_IDX_LVDS, 103 CLOCK_MSTP_DEV_IDX_HDMI1, 104 CLOCK_MSTP_DEV_IDX_HDMI0, 105 CLOCK_MSTP_DEV_IDX_VIN7, 106 CLOCK_MSTP_DEV_IDX_VIN6, 107 CLOCK_MSTP_DEV_IDX_VIN5, 108 CLOCK_MSTP_DEV_IDX_VIN4, 109 CLOCK_MSTP_DEV_IDX_VIN3, 110 CLOCK_MSTP_DEV_IDX_VIN2, 111 CLOCK_MSTP_DEV_IDX_VIN1, 112 CLOCK_MSTP_DEV_IDX_VIN0, 113 CLOCK_MSTP_DEV_IDX_ETHERAVB, 114 CLOCK_MSTP_DEV_IDX_SATA0, 115 CLOCK_MSTP_DEV_IDX_IMR3, 116 CLOCK_MSTP_DEV_IDX_IMR2, 117 CLOCK_MSTP_DEV_IDX_IMR1, 118 CLOCK_MSTP_DEV_IDX_IMR0, 119 CLOCK_MSTP_DEV_IDX_GPIO7, 120 CLOCK_MSTP_DEV_IDX_GPIO6, 121 CLOCK_MSTP_DEV_IDX_GPIO5, 122 CLOCK_MSTP_DEV_IDX_GPIO4, 123 CLOCK_MSTP_DEV_IDX_GPIO3, 124 CLOCK_MSTP_DEV_IDX_GPIO2, 125 CLOCK_MSTP_DEV_IDX_GPIO1, 126 CLOCK_MSTP_DEV_IDX_GPIO0, 127 CLOCK_MSTP_DEV_IDX_CAN_FD, 128 CLOCK_MSTP_DEV_IDX_CAN_IF1, 129 CLOCK_MSTP_DEV_IDX_CAN_IF0, 130 CLOCK_MSTP_DEV_IDX_I2C6, 131 CLOCK_MSTP_DEV_IDX_I2C5, 132 CLOCK_MSTP_DEV_IDX_I2C_DVFS, 133 CLOCK_MSTP_DEV_IDX_I2C4, 134 CLOCK_MSTP_DEV_IDX_I2C3, 135 CLOCK_MSTP_DEV_IDX_I2C2, 136 CLOCK_MSTP_DEV_IDX_I2C1, 137 CLOCK_MSTP_DEV_IDX_I2C0, 138 CLOCK_MSTP_DEV_IDX_SSI_ALL, 139 CLOCK_MSTP_DEV_IDX_SSI9, 140 CLOCK_MSTP_DEV_IDX_SSI8, 141 CLOCK_MSTP_DEV_IDX_SSI7, 142 CLOCK_MSTP_DEV_IDX_SSI6, 143 CLOCK_MSTP_DEV_IDX_SSI5, 144 CLOCK_MSTP_DEV_IDX_SSI4, 145 CLOCK_MSTP_DEV_IDX_SSI3, 146 CLOCK_MSTP_DEV_IDX_SSI2, 147 CLOCK_MSTP_DEV_IDX_SSI1, 148 CLOCK_MSTP_DEV_IDX_SSI0, 149 CLOCK_MSTP_DEV_IDX_SCU_ALL, 150 CLOCK_MSTP_DEV_IDX_SCU_DVC1, 151 CLOCK_MSTP_DEV_IDX_SCU_DVC0, 152 CLOCK_MSTP_DEV_IDX_SCU_CTU0_MIX1, 153 CLOCK_MSTP_DEV_IDX_SCU_CTU0_MIX0, 154 CLOCK_MSTP_DEV_IDX_SCU_SRC9, 155 CLOCK_MSTP_DEV_IDX_SCU_SRC8, 156 CLOCK_MSTP_DEV_IDX_SCU_SRC7, 157 CLOCK_MSTP_DEV_IDX_SCU_SRC6, 158 CLOCK_MSTP_DEV_IDX_SCU_SRC5, 159 CLOCK_MSTP_DEV_IDX_SCU_SRC4, 160 CLOCK_MSTP_DEV_IDX_SCU_SRC3, 161 CLOCK_MSTP_DEV_IDX_SCU_SRC2, 162 CLOCK_MSTP_DEV_IDX_SCU_SRC1, 163 CLOCK_MSTP_DEV_IDX_SCU_SRC0, 164 CLOCK_MSTP_DEV_IDX_COUNT 165 }; 166 167 #define CLK_ID_MSTP_START CLOCK_MSTP_DEV_IDX_FDP1_1 168 #define CLK_ID_MSTP_END CLOCK_MSTP_DEV_IDX_COUNT 169 170 #endif /* CLOCK_MSTP_DEVICES_H */ 171