Lines Matching refs:clkr
109 .clkr.hw.init = &(struct clk_init_data){
132 .clkr.hw.init = &(struct clk_init_data){
144 .clkr.hw.init = &(struct clk_init_data){
156 .clkr.hw.init = &(struct clk_init_data){
172 .clkr.hw.init = &(struct clk_init_data){
199 .clkr.hw.init = &(struct clk_init_data){
231 .clkr.hw.init = &(struct clk_init_data){
250 .clkr.hw.init = &(struct clk_init_data){
269 .clkr.hw.init = &(struct clk_init_data){
279 .clkr = {
296 .clkr = {
322 .clkr.hw.init = &(struct clk_init_data){
347 .clkr.hw.init = &(struct clk_init_data){
360 .clkr.hw.init = &(struct clk_init_data){
374 .clkr.hw.init = &(struct clk_init_data){
387 .clkr.hw.init = &(struct clk_init_data){
401 .clkr.hw.init = &(struct clk_init_data){
414 .clkr.hw.init = &(struct clk_init_data){
428 .clkr.hw.init = &(struct clk_init_data){
441 .clkr.hw.init = &(struct clk_init_data){
455 .clkr.hw.init = &(struct clk_init_data){
468 .clkr.hw.init = &(struct clk_init_data){
482 .clkr.hw.init = &(struct clk_init_data){
515 .clkr.hw.init = &(struct clk_init_data){
529 .clkr.hw.init = &(struct clk_init_data){
543 .clkr.hw.init = &(struct clk_init_data){
557 .clkr.hw.init = &(struct clk_init_data){
571 .clkr.hw.init = &(struct clk_init_data){
585 .clkr.hw.init = &(struct clk_init_data){
598 .clkr.hw.init = &(struct clk_init_data){
612 .clkr.hw.init = &(struct clk_init_data){
625 .clkr.hw.init = &(struct clk_init_data){
639 .clkr.hw.init = &(struct clk_init_data){
652 .clkr.hw.init = &(struct clk_init_data){
666 .clkr.hw.init = &(struct clk_init_data){
679 .clkr.hw.init = &(struct clk_init_data){
693 .clkr.hw.init = &(struct clk_init_data){
706 .clkr.hw.init = &(struct clk_init_data){
720 .clkr.hw.init = &(struct clk_init_data){
733 .clkr.hw.init = &(struct clk_init_data){
747 .clkr.hw.init = &(struct clk_init_data){
761 .clkr.hw.init = &(struct clk_init_data){
775 .clkr.hw.init = &(struct clk_init_data){
789 .clkr.hw.init = &(struct clk_init_data){
803 .clkr.hw.init = &(struct clk_init_data){
817 .clkr.hw.init = &(struct clk_init_data){
831 .clkr.hw.init = &(struct clk_init_data){
852 .clkr.hw.init = &(struct clk_init_data){
873 .clkr.hw.init = &(struct clk_init_data){
894 .clkr.hw.init = &(struct clk_init_data){
915 .clkr.hw.init = &(struct clk_init_data){
929 .clkr.hw.init = &(struct clk_init_data){
943 .clkr.hw.init = &(struct clk_init_data){
962 .clkr.hw.init = &(struct clk_init_data){
976 .clkr.hw.init = &(struct clk_init_data){
995 .clkr.hw.init = &(struct clk_init_data){
1008 .clkr.hw.init = &(struct clk_init_data){
1026 .clkr.hw.init = &(struct clk_init_data){
1046 .clkr.hw.init = &(struct clk_init_data){
1066 .clkr.hw.init = &(struct clk_init_data){
1086 .clkr.hw.init = &(struct clk_init_data){
1104 .clkr.hw.init = &(struct clk_init_data){
1131 .clkr.hw.init = &(struct clk_init_data){
1145 .clkr.hw.init = &(struct clk_init_data){
1159 .clkr.hw.init = &(struct clk_init_data){
1173 .clkr.hw.init = &(struct clk_init_data){
1192 .clkr.hw.init = &(struct clk_init_data){
1210 .clkr.hw.init = &(struct clk_init_data){
1228 .clkr.hw.init = &(struct clk_init_data){
1246 .clkr.hw.init = &(struct clk_init_data){
1269 .clkr.hw.init = &(struct clk_init_data){
1291 .clkr.hw.init = &(struct clk_init_data){
1312 .clkr.hw.init = &(struct clk_init_data){
1322 .clkr = {
1347 .clkr.hw.init = &(struct clk_init_data){
1365 .clkr.hw.init = &(struct clk_init_data){
1376 .clkr = {
1393 .clkr = {
1409 .clkr = {
1426 .clkr = {
1443 .clkr = {
1460 .clkr = {
1477 .clkr = {
1494 .clkr = {
1511 .clkr = {
1528 .clkr = {
1545 .clkr = {
1562 .clkr = {
1579 .clkr = {
1596 .clkr = {
1613 .clkr = {
1630 .clkr = {
1647 .clkr = {
1664 .clkr = {
1681 .clkr = {
1698 .clkr = {
1716 .clkr = {
1732 .clkr = {
1749 .clkr = {
1766 .clkr = {
1783 .clkr = {
1800 .clkr = {
1817 .clkr = {
1834 .clkr = {
1851 .clkr = {
1868 .clkr = {
1885 .clkr = {
1902 .clkr = {
1919 .clkr = {
1936 .clkr = {
1953 .clkr = {
1970 .clkr = {
1987 .clkr = {
2004 .clkr = {
2021 .clkr = {
2039 .clkr = {
2056 .clkr = {
2073 .clkr = {
2090 .clkr = {
2108 .clkr = {
2125 .clkr = {
2142 .clkr = {
2160 .clkr = {
2177 .clkr = {
2194 .clkr = {
2211 .clkr = {
2228 .clkr = {
2245 .clkr = {
2262 .clkr = {
2278 .clkr = {
2295 .clkr = {
2312 .clkr = {
2329 .clkr = {
2346 .clkr = {
2363 .clkr = {
2380 .clkr = {
2397 .clkr = {
2414 .clkr = {
2431 .clkr = {
2448 .clkr = {
2465 .clkr = {
2481 .clkr = {
2499 .clkr = {
2515 .clkr = {
2532 .clkr = {
2549 .clkr = {
2566 .clkr = {
2583 .clkr = {
2600 .clkr = {
2617 .clkr = {
2633 .clkr = {
2650 .clkr = {
2666 .clkr = {
2682 .clkr = {
2698 .clkr = {
2715 .clkr = {
2731 .clkr = {
2748 .clkr = {
2764 .clkr = {
2781 .clkr = {
2798 .clkr = {
2815 .clkr = {
2832 .clkr = {
2848 .clkr = {
2865 .clkr = {
2882 .clkr = {
2899 .clkr = {
2916 .clkr = {
2933 .clkr = {
2950 .clkr = {
2967 .clkr = {
2984 .clkr = {
3001 .clkr = {
3018 .clkr = {
3034 .clkr = {
3050 .clkr = {
3067 .clkr = {
3084 .clkr = {
3101 .clkr = {
3117 .clkr = {
3133 .clkr = {
3150 .clkr = {
3167 .clkr = {
3183 .clkr = {
3200 .clkr = {
3217 .clkr = {
3233 .clkr = {
3281 [GPLL0] = &gpll0.clkr,
3283 [GPLL1] = &gpll1.clkr,
3285 [GPLL4] = &gpll4.clkr,
3287 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
3288 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
3289 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
3290 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
3291 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
3292 [USB30_SEC_MASTER_CLK_SRC] = &usb30_sec_master_clk_src.clkr,
3293 [USB_HSIC_AHB_CLK_SRC] = &usb_hsic_ahb_clk_src.clkr,
3294 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3295 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3296 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3297 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3298 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3299 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3300 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3301 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3302 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3303 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3304 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3305 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3306 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3307 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3308 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
3309 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
3310 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
3311 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
3312 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
3313 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
3314 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
3315 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
3316 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
3317 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
3318 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
3319 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
3320 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
3321 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
3322 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
3323 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
3324 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
3325 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
3326 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
3327 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
3328 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
3329 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
3330 [CE1_CLK_SRC] = &ce1_clk_src.clkr,
3331 [CE2_CLK_SRC] = &ce2_clk_src.clkr,
3332 [CE3_CLK_SRC] = &ce3_clk_src.clkr,
3333 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3334 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3335 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3336 [PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
3337 [PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
3338 [PCIE_1_AUX_CLK_SRC] = &pcie_1_aux_clk_src.clkr,
3339 [PCIE_1_PIPE_CLK_SRC] = &pcie_1_pipe_clk_src.clkr,
3340 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3341 [SATA_ASIC0_CLK_SRC] = &sata_asic0_clk_src.clkr,
3342 [SATA_PMALIVE_CLK_SRC] = &sata_pmalive_clk_src.clkr,
3343 [SATA_RX_CLK_SRC] = &sata_rx_clk_src.clkr,
3344 [SATA_RX_OOB_CLK_SRC] = &sata_rx_oob_clk_src.clkr,
3345 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3346 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3347 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
3348 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
3349 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
3350 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
3351 [USB30_SEC_MOCK_UTMI_CLK_SRC] = &usb30_sec_mock_utmi_clk_src.clkr,
3352 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
3353 [USB_HSIC_CLK_SRC] = &usb_hsic_clk_src.clkr,
3354 [USB_HSIC_IO_CAL_CLK_SRC] = &usb_hsic_io_cal_clk_src.clkr,
3355 [USB_HSIC_MOCK_UTMI_CLK_SRC] = &usb_hsic_mock_utmi_clk_src.clkr,
3356 [USB_HSIC_SYSTEM_CLK_SRC] = &usb_hsic_system_clk_src.clkr,
3357 [GCC_BAM_DMA_AHB_CLK] = &gcc_bam_dma_ahb_clk.clkr,
3358 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3359 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3360 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3361 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3362 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3363 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3364 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3365 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3366 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3367 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3368 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3369 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3370 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3371 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3372 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3373 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
3374 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
3375 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
3376 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
3377 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
3378 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
3379 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
3380 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
3381 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
3382 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
3383 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
3384 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
3385 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
3386 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
3387 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
3388 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
3389 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
3390 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
3391 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
3392 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
3393 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
3394 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
3395 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
3396 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3397 [GCC_CE1_AHB_CLK] = &gcc_ce1_ahb_clk.clkr,
3398 [GCC_CE1_AXI_CLK] = &gcc_ce1_axi_clk.clkr,
3399 [GCC_CE1_CLK] = &gcc_ce1_clk.clkr,
3400 [GCC_CE2_AHB_CLK] = &gcc_ce2_ahb_clk.clkr,
3401 [GCC_CE2_AXI_CLK] = &gcc_ce2_axi_clk.clkr,
3402 [GCC_CE2_CLK] = &gcc_ce2_clk.clkr,
3403 [GCC_CE3_AHB_CLK] = &gcc_ce3_ahb_clk.clkr,
3404 [GCC_CE3_AXI_CLK] = &gcc_ce3_axi_clk.clkr,
3405 [GCC_CE3_CLK] = &gcc_ce3_clk.clkr,
3406 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3407 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3408 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3409 [GCC_OCMEM_NOC_CFG_AHB_CLK] = &gcc_ocmem_noc_cfg_ahb_clk.clkr,
3410 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
3411 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
3412 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
3413 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
3414 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
3415 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
3416 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
3417 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
3418 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
3419 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
3420 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3421 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3422 [GCC_PERIPH_NOC_USB_HSIC_AHB_CLK] = &gcc_periph_noc_usb_hsic_ahb_clk.clkr,
3423 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3424 [GCC_SATA_ASIC0_CLK] = &gcc_sata_asic0_clk.clkr,
3425 [GCC_SATA_AXI_CLK] = &gcc_sata_axi_clk.clkr,
3426 [GCC_SATA_CFG_AHB_CLK] = &gcc_sata_cfg_ahb_clk.clkr,
3427 [GCC_SATA_PMALIVE_CLK] = &gcc_sata_pmalive_clk.clkr,
3428 [GCC_SATA_RX_CLK] = &gcc_sata_rx_clk.clkr,
3429 [GCC_SATA_RX_OOB_CLK] = &gcc_sata_rx_oob_clk.clkr,
3430 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3431 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3432 [GCC_SDCC1_CDCCAL_FF_CLK] = &gcc_sdcc1_cdccal_ff_clk.clkr,
3433 [GCC_SDCC1_CDCCAL_SLEEP_CLK] = &gcc_sdcc1_cdccal_sleep_clk.clkr,
3434 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3435 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3436 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
3437 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
3438 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
3439 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
3440 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
3441 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
3442 [GCC_SYS_NOC_USB3_SEC_AXI_CLK] = &gcc_sys_noc_usb3_sec_axi_clk.clkr,
3443 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
3444 [GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
3445 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
3446 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
3447 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
3448 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
3449 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
3450 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
3451 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
3452 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
3453 [GCC_UFS_TX_SYMBOL_1_CLK] = &gcc_ufs_tx_symbol_1_clk.clkr,
3454 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
3455 [GCC_USB2B_PHY_SLEEP_CLK] = &gcc_usb2b_phy_sleep_clk.clkr,
3456 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
3457 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
3458 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
3459 [GCC_USB30_SEC_MASTER_CLK] = &gcc_usb30_sec_master_clk.clkr,
3460 [GCC_USB30_SEC_MOCK_UTMI_CLK] = &gcc_usb30_sec_mock_utmi_clk.clkr,
3461 [GCC_USB30_SEC_SLEEP_CLK] = &gcc_usb30_sec_sleep_clk.clkr,
3462 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
3463 [GCC_USB_HS_INACTIVITY_TIMERS_CLK] = &gcc_usb_hs_inactivity_timers_clk.clkr,
3464 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
3465 [GCC_USB_HSIC_AHB_CLK] = &gcc_usb_hsic_ahb_clk.clkr,
3466 [GCC_USB_HSIC_CLK] = &gcc_usb_hsic_clk.clkr,
3467 [GCC_USB_HSIC_IO_CAL_CLK] = &gcc_usb_hsic_io_cal_clk.clkr,
3468 [GCC_USB_HSIC_IO_CAL_SLEEP_CLK] = &gcc_usb_hsic_io_cal_sleep_clk.clkr,
3469 [GCC_USB_HSIC_MOCK_UTMI_CLK] = &gcc_usb_hsic_mock_utmi_clk.clkr,
3470 [GCC_USB_HSIC_SYSTEM_CLK] = &gcc_usb_hsic_system_clk.clkr,