Lines Matching refs:clkr
61 .clkr.hw.init = &(struct clk_init_data){
77 .hw = &gpll0.clkr.hw,
92 .clkr.hw.init = &(struct clk_init_data){
108 .hw = &gpll1.clkr.hw,
123 .clkr.hw.init = &(struct clk_init_data){
139 .hw = &gpll2.clkr.hw,
154 .clkr.hw.init = &(struct clk_init_data){
170 .hw = &bimc_pll.clkr.hw,
185 .clkr.hw.init = &(struct clk_init_data){
201 .hw = &gpll3.clkr.hw,
232 .clkr.hw.init = &(struct clk_init_data){
248 .hw = &gpll4.clkr.hw,
278 .clkr.hw.init = &(struct clk_init_data){
294 .hw = &gpll5.clkr.hw,
309 .clkr.hw.init = &(struct clk_init_data){
325 .hw = &gpll6.clkr.hw,
614 .clkr.hw.init = &(struct clk_init_data){
626 .clkr.hw.init = &(struct clk_init_data){
638 .clkr.hw.init = &(struct clk_init_data){
659 .clkr.hw.init = &(struct clk_init_data){
680 .clkr.hw.init = &(struct clk_init_data){
699 .clkr.hw.init = &(struct clk_init_data){
712 .clkr.hw.init = &(struct clk_init_data){
741 .clkr.hw.init = &(struct clk_init_data){
770 .clkr.hw.init = &(struct clk_init_data){
789 .clkr.hw.init = &(struct clk_init_data){
814 .clkr.hw.init = &(struct clk_init_data){
827 .clkr.hw.init = &(struct clk_init_data){
841 .clkr.hw.init = &(struct clk_init_data){
854 .clkr.hw.init = &(struct clk_init_data){
868 .clkr.hw.init = &(struct clk_init_data){
881 .clkr.hw.init = &(struct clk_init_data){
895 .clkr.hw.init = &(struct clk_init_data){
908 .clkr.hw.init = &(struct clk_init_data){
922 .clkr.hw.init = &(struct clk_init_data){
935 .clkr.hw.init = &(struct clk_init_data){
949 .clkr.hw.init = &(struct clk_init_data){
982 .clkr.hw.init = &(struct clk_init_data){
996 .clkr.hw.init = &(struct clk_init_data){
1015 .clkr.hw.init = &(struct clk_init_data){
1035 .clkr.hw.init = &(struct clk_init_data){
1049 .clkr.hw.init = &(struct clk_init_data){
1069 .clkr.hw.init = &(struct clk_init_data){
1089 .clkr.hw.init = &(struct clk_init_data){
1103 .clkr.hw.init = &(struct clk_init_data){
1122 .clkr.hw.init = &(struct clk_init_data){
1135 .clkr.hw.init = &(struct clk_init_data){
1155 .clkr.hw.init = &(struct clk_init_data){
1177 .clkr.hw.init = &(struct clk_init_data){
1196 .clkr.hw.init = &(struct clk_init_data){
1210 .clkr.hw.init = &(struct clk_init_data){
1224 .clkr.hw.init = &(struct clk_init_data){
1236 .clkr.hw.init = &(struct clk_init_data){
1249 .clkr.hw.init = &(struct clk_init_data){
1268 .clkr.hw.init = &(struct clk_init_data){
1281 .clkr.hw.init = &(struct clk_init_data){
1307 .clkr.hw.init = &(struct clk_init_data){
1320 .clkr.hw.init = &(struct clk_init_data){
1334 .clkr.hw.init = &(struct clk_init_data){
1353 .clkr.hw.init = &(struct clk_init_data){
1372 .clkr.hw.init = &(struct clk_init_data){
1398 .clkr.hw.init = &(struct clk_init_data){
1412 .clkr.hw.init = &(struct clk_init_data){
1432 .clkr.hw.init = &(struct clk_init_data){
1455 .clkr.hw.init = &(struct clk_init_data){
1474 .clkr.hw.init = &(struct clk_init_data){
1492 .clkr.hw.init = &(struct clk_init_data){
1510 .clkr.hw.init = &(struct clk_init_data){
1536 .clkr.hw.init = &(struct clk_init_data){
1546 .clkr = {
1552 .hw = &ultaudio_ahbfabric_clk_src.clkr.hw,
1563 .clkr = {
1569 .hw = &ultaudio_ahbfabric_clk_src.clkr.hw,
1615 .clkr.hw.init = &(struct clk_init_data){
1625 .clkr = {
1631 .hw = &ultaudio_lpaif_pri_i2s_clk_src.clkr.hw,
1646 .clkr.hw.init = &(struct clk_init_data){
1656 .clkr = {
1662 .hw = &ultaudio_lpaif_sec_i2s_clk_src.clkr.hw,
1677 .clkr.hw.init = &(struct clk_init_data){
1687 .clkr = {
1693 .hw = &ultaudio_lpaif_aux_i2s_clk_src.clkr.hw,
1712 .clkr.hw.init = &(struct clk_init_data){
1722 .clkr = {
1728 .hw = &ultaudio_xo_clk_src.clkr.hw,
1739 .clkr = {
1745 .hw = &ultaudio_xo_clk_src.clkr.hw,
1768 .clkr.hw.init = &(struct clk_init_data){
1778 .clkr = {
1784 .hw = &codec_digcodec_clk_src.clkr.hw,
1795 .clkr = {
1801 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
1811 .clkr = {
1817 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
1838 .clkr.hw.init = &(struct clk_init_data){
1849 .clkr = {
1855 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
1865 .clkr = {
1877 .clkr = {
1883 .hw = &blsp1_qup1_i2c_apps_clk_src.clkr.hw,
1894 .clkr = {
1900 .hw = &blsp1_qup1_spi_apps_clk_src.clkr.hw,
1911 .clkr = {
1917 .hw = &blsp1_qup2_i2c_apps_clk_src.clkr.hw,
1928 .clkr = {
1934 .hw = &blsp1_qup2_spi_apps_clk_src.clkr.hw,
1945 .clkr = {
1951 .hw = &blsp1_qup3_i2c_apps_clk_src.clkr.hw,
1962 .clkr = {
1968 .hw = &blsp1_qup3_spi_apps_clk_src.clkr.hw,
1979 .clkr = {
1985 .hw = &blsp1_qup4_i2c_apps_clk_src.clkr.hw,
1996 .clkr = {
2002 .hw = &blsp1_qup4_spi_apps_clk_src.clkr.hw,
2013 .clkr = {
2019 .hw = &blsp1_qup5_i2c_apps_clk_src.clkr.hw,
2030 .clkr = {
2036 .hw = &blsp1_qup5_spi_apps_clk_src.clkr.hw,
2047 .clkr = {
2053 .hw = &blsp1_qup6_i2c_apps_clk_src.clkr.hw,
2064 .clkr = {
2070 .hw = &blsp1_qup6_spi_apps_clk_src.clkr.hw,
2081 .clkr = {
2087 .hw = &blsp1_uart1_apps_clk_src.clkr.hw,
2098 .clkr = {
2104 .hw = &blsp1_uart2_apps_clk_src.clkr.hw,
2116 .clkr = {
2122 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
2132 .clkr = {
2138 .hw = &camss_ahb_clk_src.clkr.hw,
2149 .clkr = {
2155 .hw = &cci_clk_src.clkr.hw,
2166 .clkr = {
2172 .hw = &camss_ahb_clk_src.clkr.hw,
2183 .clkr = {
2189 .hw = &csi0_clk_src.clkr.hw,
2200 .clkr = {
2206 .hw = &csi0_clk_src.clkr.hw,
2217 .clkr = {
2223 .hw = &csi0_clk_src.clkr.hw,
2234 .clkr = {
2240 .hw = &csi0_clk_src.clkr.hw,
2251 .clkr = {
2257 .hw = &camss_ahb_clk_src.clkr.hw,
2268 .clkr = {
2274 .hw = &csi1_clk_src.clkr.hw,
2285 .clkr = {
2291 .hw = &csi1_clk_src.clkr.hw,
2302 .clkr = {
2308 .hw = &csi1_clk_src.clkr.hw,
2319 .clkr = {
2325 .hw = &csi1_clk_src.clkr.hw,
2336 .clkr = {
2342 .hw = &vfe0_clk_src.clkr.hw,
2353 .clkr = {
2359 .hw = &camss_gp0_clk_src.clkr.hw,
2370 .clkr = {
2376 .hw = &camss_gp1_clk_src.clkr.hw,
2387 .clkr = {
2393 .hw = &camss_ahb_clk_src.clkr.hw,
2404 .clkr = {
2410 .hw = &jpeg0_clk_src.clkr.hw,
2421 .clkr = {
2427 .hw = &camss_ahb_clk_src.clkr.hw,
2438 .clkr = {
2444 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
2455 .clkr = {
2461 .hw = &mclk0_clk_src.clkr.hw,
2472 .clkr = {
2478 .hw = &mclk1_clk_src.clkr.hw,
2489 .clkr = {
2495 .hw = &camss_ahb_clk_src.clkr.hw,
2506 .clkr = {
2512 .hw = &csi0phytimer_clk_src.clkr.hw,
2523 .clkr = {
2529 .hw = &csi1phytimer_clk_src.clkr.hw,
2540 .clkr = {
2546 .hw = &camss_ahb_clk_src.clkr.hw,
2557 .clkr = {
2563 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
2574 .clkr = {
2580 .hw = &camss_ahb_clk_src.clkr.hw,
2591 .clkr = {
2597 .hw = &cpp_clk_src.clkr.hw,
2608 .clkr = {
2614 .hw = &vfe0_clk_src.clkr.hw,
2625 .clkr = {
2631 .hw = &camss_ahb_clk_src.clkr.hw,
2642 .clkr = {
2648 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
2660 .clkr = {
2666 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
2678 .clkr = {
2684 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
2696 .clkr = {
2702 .hw = &crypto_clk_src.clkr.hw,
2713 .clkr = {
2719 .hw = &gfx3d_clk_src.clkr.hw,
2730 .clkr = {
2736 .hw = &gp1_clk_src.clkr.hw,
2747 .clkr = {
2753 .hw = &gp2_clk_src.clkr.hw,
2764 .clkr = {
2770 .hw = &gp3_clk_src.clkr.hw,
2781 .clkr = {
2787 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
2798 .clkr = {
2804 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
2815 .clkr = {
2821 .hw = &byte0_clk_src.clkr.hw,
2832 .clkr = {
2838 .hw = &byte1_clk_src.clkr.hw,
2849 .clkr = {
2855 .hw = &esc0_clk_src.clkr.hw,
2866 .clkr = {
2872 .hw = &esc1_clk_src.clkr.hw,
2883 .clkr = {
2889 .hw = &mdp_clk_src.clkr.hw,
2900 .clkr = {
2906 .hw = &pclk0_clk_src.clkr.hw,
2917 .clkr = {
2923 .hw = &pclk1_clk_src.clkr.hw,
2934 .clkr = {
2940 .hw = &vsync_clk_src.clkr.hw,
2951 .clkr = {
2957 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
2968 .clkr = {
2974 .hw = &bimc_ddr_clk_src.clkr.hw,
2985 .clkr = {
2991 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3002 .clkr = {
3008 .hw = &gfx3d_clk_src.clkr.hw,
3019 .clkr = {
3025 .hw = &pdm2_clk_src.clkr.hw,
3036 .clkr = {
3042 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3054 .clkr = {
3060 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3070 .clkr = {
3076 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3087 .clkr = {
3093 .hw = &sdcc1_apps_clk_src.clkr.hw,
3104 .clkr = {
3110 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3121 .clkr = {
3127 .hw = &sdcc2_apps_clk_src.clkr.hw,
3139 .clkr = {
3145 .hw = &bimc_ddr_clk_src.clkr.hw,
3156 .clkr = {
3162 .hw = &bimc_ddr_clk_src.clkr.hw,
3173 .clkr = {
3179 .hw = &bimc_ddr_clk_src.clkr.hw,
3190 .clkr = {
3196 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
3208 .clkr = {
3214 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
3226 .clkr = {
3232 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
3244 .clkr = {
3250 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
3262 .clkr = {
3268 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3280 .clkr = {
3286 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3298 .clkr = {
3304 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3316 .clkr = {
3322 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3333 .clkr = {
3339 .hw = &bimc_gpu_clk_src.clkr.hw,
3350 .clkr = {
3356 .hw = &bimc_gpu_clk_src.clkr.hw,
3367 .clkr = {
3379 .clkr = {
3385 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3396 .clkr = {
3402 .hw = &usb_fs_ic_clk_src.clkr.hw,
3413 .clkr = {
3419 .hw = &usb_fs_system_clk_src.clkr.hw,
3430 .clkr = {
3436 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3447 .clkr = {
3453 .hw = &usb_hs_system_clk_src.clkr.hw,
3464 .clkr = {
3470 .hw = &pcnoc_bfdcd_clk_src.clkr.hw,
3481 .clkr = {
3487 .hw = &system_noc_bfdcd_clk_src.clkr.hw,
3498 .clkr = {
3504 .hw = &vcodec0_clk_src.clkr.hw,
3515 .clkr = {
3521 .hw = &vcodec0_clk_src.clkr.hw,
3532 .clkr = {
3538 .hw = &vcodec0_clk_src.clkr.hw,
3549 .clkr = {
3616 [GPLL0] = &gpll0.clkr,
3618 [BIMC_PLL] = &bimc_pll.clkr,
3620 [GPLL1] = &gpll1.clkr,
3622 [GPLL2] = &gpll2.clkr,
3624 [PCNOC_BFDCD_CLK_SRC] = &pcnoc_bfdcd_clk_src.clkr,
3625 [SYSTEM_NOC_BFDCD_CLK_SRC] = &system_noc_bfdcd_clk_src.clkr,
3626 [CAMSS_AHB_CLK_SRC] = &camss_ahb_clk_src.clkr,
3627 [APSS_AHB_CLK_SRC] = &apss_ahb_clk_src.clkr,
3628 [CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3629 [CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3630 [GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3631 [VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3632 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
3633 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
3634 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
3635 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
3636 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
3637 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
3638 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
3639 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
3640 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
3641 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
3642 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
3643 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
3644 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
3645 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
3646 [CCI_CLK_SRC] = &cci_clk_src.clkr,
3647 [CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3648 [CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3649 [JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3650 [MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3651 [MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3652 [CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3653 [CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3654 [CPP_CLK_SRC] = &cpp_clk_src.clkr,
3655 [CRYPTO_CLK_SRC] = &crypto_clk_src.clkr,
3656 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
3657 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
3658 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
3659 [BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3660 [ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3661 [MDP_CLK_SRC] = &mdp_clk_src.clkr,
3662 [PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3663 [VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3664 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
3665 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
3666 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
3667 [APSS_TCU_CLK_SRC] = &apss_tcu_clk_src.clkr,
3668 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
3669 [VCODEC0_CLK_SRC] = &vcodec0_clk_src.clkr,
3670 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
3671 [GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
3672 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
3673 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
3674 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
3675 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
3676 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
3677 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
3678 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
3679 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
3680 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
3681 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
3682 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
3683 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
3684 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
3685 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
3686 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
3687 [GCC_CAMSS_CCI_AHB_CLK] = &gcc_camss_cci_ahb_clk.clkr,
3688 [GCC_CAMSS_CCI_CLK] = &gcc_camss_cci_clk.clkr,
3689 [GCC_CAMSS_CSI0_AHB_CLK] = &gcc_camss_csi0_ahb_clk.clkr,
3690 [GCC_CAMSS_CSI0_CLK] = &gcc_camss_csi0_clk.clkr,
3691 [GCC_CAMSS_CSI0PHY_CLK] = &gcc_camss_csi0phy_clk.clkr,
3692 [GCC_CAMSS_CSI0PIX_CLK] = &gcc_camss_csi0pix_clk.clkr,
3693 [GCC_CAMSS_CSI0RDI_CLK] = &gcc_camss_csi0rdi_clk.clkr,
3694 [GCC_CAMSS_CSI1_AHB_CLK] = &gcc_camss_csi1_ahb_clk.clkr,
3695 [GCC_CAMSS_CSI1_CLK] = &gcc_camss_csi1_clk.clkr,
3696 [GCC_CAMSS_CSI1PHY_CLK] = &gcc_camss_csi1phy_clk.clkr,
3697 [GCC_CAMSS_CSI1PIX_CLK] = &gcc_camss_csi1pix_clk.clkr,
3698 [GCC_CAMSS_CSI1RDI_CLK] = &gcc_camss_csi1rdi_clk.clkr,
3699 [GCC_CAMSS_CSI_VFE0_CLK] = &gcc_camss_csi_vfe0_clk.clkr,
3700 [GCC_CAMSS_GP0_CLK] = &gcc_camss_gp0_clk.clkr,
3701 [GCC_CAMSS_GP1_CLK] = &gcc_camss_gp1_clk.clkr,
3702 [GCC_CAMSS_ISPIF_AHB_CLK] = &gcc_camss_ispif_ahb_clk.clkr,
3703 [GCC_CAMSS_JPEG0_CLK] = &gcc_camss_jpeg0_clk.clkr,
3704 [GCC_CAMSS_JPEG_AHB_CLK] = &gcc_camss_jpeg_ahb_clk.clkr,
3705 [GCC_CAMSS_JPEG_AXI_CLK] = &gcc_camss_jpeg_axi_clk.clkr,
3706 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
3707 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
3708 [GCC_CAMSS_MICRO_AHB_CLK] = &gcc_camss_micro_ahb_clk.clkr,
3709 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
3710 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
3711 [GCC_CAMSS_AHB_CLK] = &gcc_camss_ahb_clk.clkr,
3712 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
3713 [GCC_CAMSS_CPP_AHB_CLK] = &gcc_camss_cpp_ahb_clk.clkr,
3714 [GCC_CAMSS_CPP_CLK] = &gcc_camss_cpp_clk.clkr,
3715 [GCC_CAMSS_VFE0_CLK] = &gcc_camss_vfe0_clk.clkr,
3716 [GCC_CAMSS_VFE_AHB_CLK] = &gcc_camss_vfe_ahb_clk.clkr,
3717 [GCC_CAMSS_VFE_AXI_CLK] = &gcc_camss_vfe_axi_clk.clkr,
3718 [GCC_CRYPTO_AHB_CLK] = &gcc_crypto_ahb_clk.clkr,
3719 [GCC_CRYPTO_AXI_CLK] = &gcc_crypto_axi_clk.clkr,
3720 [GCC_CRYPTO_CLK] = &gcc_crypto_clk.clkr,
3721 [GCC_OXILI_GMEM_CLK] = &gcc_oxili_gmem_clk.clkr,
3722 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
3723 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
3724 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
3725 [GCC_MDSS_AHB_CLK] = &gcc_mdss_ahb_clk.clkr,
3726 [GCC_MDSS_AXI_CLK] = &gcc_mdss_axi_clk.clkr,
3727 [GCC_MDSS_BYTE0_CLK] = &gcc_mdss_byte0_clk.clkr,
3728 [GCC_MDSS_ESC0_CLK] = &gcc_mdss_esc0_clk.clkr,
3729 [GCC_MDSS_MDP_CLK] = &gcc_mdss_mdp_clk.clkr,
3730 [GCC_MDSS_PCLK0_CLK] = &gcc_mdss_pclk0_clk.clkr,
3731 [GCC_MDSS_VSYNC_CLK] = &gcc_mdss_vsync_clk.clkr,
3732 [GCC_MSS_CFG_AHB_CLK] = &gcc_mss_cfg_ahb_clk.clkr,
3733 [GCC_OXILI_AHB_CLK] = &gcc_oxili_ahb_clk.clkr,
3734 [GCC_OXILI_GFX3D_CLK] = &gcc_oxili_gfx3d_clk.clkr,
3735 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
3736 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
3737 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
3738 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
3739 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
3740 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
3741 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
3742 [GCC_GTCU_AHB_CLK] = &gcc_gtcu_ahb_clk.clkr,
3743 [GCC_JPEG_TBU_CLK] = &gcc_jpeg_tbu_clk.clkr,
3744 [GCC_MDP_TBU_CLK] = &gcc_mdp_tbu_clk.clkr,
3745 [GCC_SMMU_CFG_CLK] = &gcc_smmu_cfg_clk.clkr,
3746 [GCC_VENUS_TBU_CLK] = &gcc_venus_tbu_clk.clkr,
3747 [GCC_VFE_TBU_CLK] = &gcc_vfe_tbu_clk.clkr,
3748 [GCC_USB2A_PHY_SLEEP_CLK] = &gcc_usb2a_phy_sleep_clk.clkr,
3749 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
3750 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
3751 [GCC_VENUS0_AHB_CLK] = &gcc_venus0_ahb_clk.clkr,
3752 [GCC_VENUS0_AXI_CLK] = &gcc_venus0_axi_clk.clkr,
3753 [GCC_VENUS0_VCODEC0_CLK] = &gcc_venus0_vcodec0_clk.clkr,
3754 [BIMC_DDR_CLK_SRC] = &bimc_ddr_clk_src.clkr,
3755 [GCC_APSS_TCU_CLK] = &gcc_apss_tcu_clk.clkr,
3756 [GCC_GFX_TCU_CLK] = &gcc_gfx_tcu_clk.clkr,
3757 [BIMC_GPU_CLK_SRC] = &bimc_gpu_clk_src.clkr,
3758 [GCC_BIMC_GFX_CLK] = &gcc_bimc_gfx_clk.clkr,
3759 [GCC_BIMC_GPU_CLK] = &gcc_bimc_gpu_clk.clkr,
3760 [ULTAUDIO_AHBFABRIC_CLK_SRC] = &ultaudio_ahbfabric_clk_src.clkr,
3761 [ULTAUDIO_LPAIF_PRI_I2S_CLK_SRC] = &ultaudio_lpaif_pri_i2s_clk_src.clkr,
3762 [ULTAUDIO_LPAIF_SEC_I2S_CLK_SRC] = &ultaudio_lpaif_sec_i2s_clk_src.clkr,
3763 [ULTAUDIO_LPAIF_AUX_I2S_CLK_SRC] = &ultaudio_lpaif_aux_i2s_clk_src.clkr,
3764 [ULTAUDIO_XO_CLK_SRC] = &ultaudio_xo_clk_src.clkr,
3765 [CODEC_DIGCODEC_CLK_SRC] = &codec_digcodec_clk_src.clkr,
3766 [GCC_ULTAUDIO_PCNOC_MPORT_CLK] = &gcc_ultaudio_pcnoc_mport_clk.clkr,
3767 [GCC_ULTAUDIO_PCNOC_SWAY_CLK] = &gcc_ultaudio_pcnoc_sway_clk.clkr,
3768 [GCC_ULTAUDIO_AVSYNC_XO_CLK] = &gcc_ultaudio_avsync_xo_clk.clkr,
3769 [GCC_ULTAUDIO_STC_XO_CLK] = &gcc_ultaudio_stc_xo_clk.clkr,
3770 [GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_CLK] = &gcc_ultaudio_ahbfabric_ixfabric_clk.clkr,
3771 [GCC_ULTAUDIO_AHBFABRIC_IXFABRIC_LPM_CLK] = &gcc_ultaudio_ahbfabric_ixfabric_lpm_clk.clkr,
3772 [GCC_ULTAUDIO_LPAIF_PRI_I2S_CLK] = &gcc_ultaudio_lpaif_pri_i2s_clk.clkr,
3773 [GCC_ULTAUDIO_LPAIF_SEC_I2S_CLK] = &gcc_ultaudio_lpaif_sec_i2s_clk.clkr,
3774 [GCC_ULTAUDIO_LPAIF_AUX_I2S_CLK] = &gcc_ultaudio_lpaif_aux_i2s_clk.clkr,
3775 [GCC_CODEC_DIGCODEC_CLK] = &gcc_codec_digcodec_clk.clkr,
3776 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
3777 [GPLL3] = &gpll3.clkr,
3779 [GPLL4] = &gpll4.clkr,
3781 [GPLL5] = &gpll5.clkr,
3783 [GPLL6] = &gpll6.clkr,
3785 [BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3786 [GCC_MDSS_BYTE1_CLK] = &gcc_mdss_byte1_clk.clkr,
3787 [ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3788 [GCC_MDSS_ESC1_CLK] = &gcc_mdss_esc1_clk.clkr,
3789 [PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3790 [GCC_MDSS_PCLK1_CLK] = &gcc_mdss_pclk1_clk.clkr,
3791 [GCC_GFX_TBU_CLK] = &gcc_gfx_tbu_clk.clkr,
3792 [GCC_CPP_TBU_CLK] = &gcc_cpp_tbu_clk.clkr,
3793 [GCC_MDP_RT_TBU_CLK] = &gcc_mdp_rt_tbu_clk.clkr,
3794 [USB_FS_SYSTEM_CLK_SRC] = &usb_fs_system_clk_src.clkr,
3795 [USB_FS_IC_CLK_SRC] = &usb_fs_ic_clk_src.clkr,
3796 [GCC_USB_FS_AHB_CLK] = &gcc_usb_fs_ahb_clk.clkr,
3797 [GCC_USB_FS_IC_CLK] = &gcc_usb_fs_ic_clk.clkr,
3798 [GCC_USB_FS_SYSTEM_CLK] = &gcc_usb_fs_system_clk.clkr,
3799 [GCC_VENUS0_CORE0_VCODEC0_CLK] = &gcc_venus0_core0_vcodec0_clk.clkr,
3800 [GCC_VENUS0_CORE1_VCODEC0_CLK] = &gcc_venus0_core1_vcodec0_clk.clkr,
3801 [GCC_OXILI_TIMER_CLK] = &gcc_oxili_timer_clk.clkr,