Lines Matching refs:clkr
35 .clkr = {
52 .clkr.hw.init = &(struct clk_init_data){
63 .clkr = {
80 .clkr.hw.init = &(struct clk_init_data){
95 { .hw = &gpll0.clkr.hw },
106 { .hw = &gpll0.clkr.hw },
107 { .hw = &gpll4.clkr.hw },
114 .clkr.hw.init = &(struct clk_init_data){
126 .clkr.hw.init = &(struct clk_init_data){
138 .clkr.hw.init = &(struct clk_init_data){
162 .clkr.hw.init = &(struct clk_init_data){
182 .clkr.hw.init = &(struct clk_init_data){
201 .clkr.hw.init = &(struct clk_init_data){
239 .clkr.hw.init = &(struct clk_init_data){
252 .clkr.hw.init = &(struct clk_init_data){
279 .clkr.hw.init = &(struct clk_init_data){
292 .clkr.hw.init = &(struct clk_init_data){
319 .clkr.hw.init = &(struct clk_init_data){
332 .clkr.hw.init = &(struct clk_init_data){
346 .clkr.hw.init = &(struct clk_init_data){
359 .clkr.hw.init = &(struct clk_init_data){
386 .clkr.hw.init = &(struct clk_init_data){
399 .clkr.hw.init = &(struct clk_init_data){
426 .clkr.hw.init = &(struct clk_init_data){
459 .clkr.hw.init = &(struct clk_init_data){
473 .clkr.hw.init = &(struct clk_init_data){
487 .clkr.hw.init = &(struct clk_init_data){
501 .clkr.hw.init = &(struct clk_init_data){
515 .clkr.hw.init = &(struct clk_init_data){
529 .clkr.hw.init = &(struct clk_init_data){
542 .clkr.hw.init = &(struct clk_init_data){
569 .clkr.hw.init = &(struct clk_init_data){
582 .clkr.hw.init = &(struct clk_init_data){
596 .clkr.hw.init = &(struct clk_init_data){
622 .clkr.hw.init = &(struct clk_init_data){
636 .clkr.hw.init = &(struct clk_init_data){
649 .clkr.hw.init = &(struct clk_init_data){
663 .clkr.hw.init = &(struct clk_init_data){
676 .clkr.hw.init = &(struct clk_init_data){
691 .clkr.hw.init = &(struct clk_init_data){
704 .clkr.hw.init = &(struct clk_init_data){
731 .clkr.hw.init = &(struct clk_init_data){
745 .clkr.hw.init = &(struct clk_init_data){
759 .clkr.hw.init = &(struct clk_init_data){
773 .clkr.hw.init = &(struct clk_init_data){
787 .clkr.hw.init = &(struct clk_init_data){
801 .clkr.hw.init = &(struct clk_init_data){
815 .clkr.hw.init = &(struct clk_init_data){
836 .clkr.hw.init = &(struct clk_init_data){
857 .clkr.hw.init = &(struct clk_init_data){
878 .clkr.hw.init = &(struct clk_init_data){
896 .clkr.hw.init = &(struct clk_init_data){
915 .clkr.hw.init = &(struct clk_init_data){
935 .clkr.hw.init = &(struct clk_init_data){
949 .clkr.hw.init = &(struct clk_init_data){
969 .clkr.hw.init = &(struct clk_init_data){
1007 .clkr.hw.init = &(struct clk_init_data){
1032 .clkr.hw.init = &(struct clk_init_data){
1046 .clkr.hw.init = &(struct clk_init_data){
1060 .clkr.hw.init = &(struct clk_init_data){
1078 .clkr.hw.init = &(struct clk_init_data){
1099 .clkr.hw.init = &(struct clk_init_data){
1116 .clkr.hw.init = &(struct clk_init_data){
1136 .clkr.hw.init = &(struct clk_init_data){
1147 .clkr = {
1152 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
1161 .clkr = {
1166 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup1_i2c_apps_clk_src.clkr.hw },
1176 .clkr = {
1181 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup1_spi_apps_clk_src.clkr.hw },
1191 .clkr = {
1196 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup2_i2c_apps_clk_src.clkr.hw },
1206 .clkr = {
1211 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup2_spi_apps_clk_src.clkr.hw },
1221 .clkr = {
1226 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup3_i2c_apps_clk_src.clkr.hw },
1236 .clkr = {
1241 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup3_spi_apps_clk_src.clkr.hw },
1251 .clkr = {
1256 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup4_i2c_apps_clk_src.clkr.hw },
1266 .clkr = {
1271 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup4_spi_apps_clk_src.clkr.hw },
1281 .clkr = {
1286 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup5_i2c_apps_clk_src.clkr.hw },
1296 .clkr = {
1301 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup5_spi_apps_clk_src.clkr.hw },
1311 .clkr = {
1316 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup6_i2c_apps_clk_src.clkr.hw },
1326 .clkr = {
1331 .parent_hws = (const struct clk_hw *[]){ &blsp1_qup6_spi_apps_clk_src.clkr.hw },
1341 .clkr = {
1346 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart1_apps_clk_src.clkr.hw },
1356 .clkr = {
1361 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart2_apps_clk_src.clkr.hw },
1371 .clkr = {
1376 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart3_apps_clk_src.clkr.hw },
1386 .clkr = {
1391 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart4_apps_clk_src.clkr.hw },
1401 .clkr = {
1406 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart5_apps_clk_src.clkr.hw },
1416 .clkr = {
1421 .parent_hws = (const struct clk_hw *[]){ &blsp1_uart6_apps_clk_src.clkr.hw },
1432 .clkr = {
1437 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
1446 .clkr = {
1451 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup1_i2c_apps_clk_src.clkr.hw },
1461 .clkr = {
1466 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup1_spi_apps_clk_src.clkr.hw },
1476 .clkr = {
1481 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup2_i2c_apps_clk_src.clkr.hw },
1491 .clkr = {
1496 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup2_spi_apps_clk_src.clkr.hw },
1506 .clkr = {
1511 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup3_i2c_apps_clk_src.clkr.hw },
1521 .clkr = {
1526 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup3_spi_apps_clk_src.clkr.hw },
1536 .clkr = {
1541 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup4_i2c_apps_clk_src.clkr.hw },
1551 .clkr = {
1556 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup4_spi_apps_clk_src.clkr.hw },
1566 .clkr = {
1571 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup5_i2c_apps_clk_src.clkr.hw },
1581 .clkr = {
1586 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup5_spi_apps_clk_src.clkr.hw },
1596 .clkr = {
1601 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup6_i2c_apps_clk_src.clkr.hw },
1611 .clkr = {
1616 .parent_hws = (const struct clk_hw *[]){ &blsp2_qup6_spi_apps_clk_src.clkr.hw },
1626 .clkr = {
1631 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart1_apps_clk_src.clkr.hw },
1641 .clkr = {
1646 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart2_apps_clk_src.clkr.hw },
1656 .clkr = {
1661 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart3_apps_clk_src.clkr.hw },
1671 .clkr = {
1676 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart4_apps_clk_src.clkr.hw },
1686 .clkr = {
1691 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart5_apps_clk_src.clkr.hw },
1701 .clkr = {
1706 .parent_hws = (const struct clk_hw *[]){ &blsp2_uart6_apps_clk_src.clkr.hw },
1716 .clkr = {
1721 .parent_hws = (const struct clk_hw *[]){ &gp1_clk_src.clkr.hw },
1731 .clkr = {
1736 .parent_hws = (const struct clk_hw *[]){ &gp2_clk_src.clkr.hw },
1746 .clkr = {
1751 .parent_hws = (const struct clk_hw *[]){ &gp3_clk_src.clkr.hw },
1761 .clkr = {
1766 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
1775 .clkr = {
1780 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
1789 .clkr = {
1794 .parent_hws = (const struct clk_hw *[]){ &pcie_0_aux_clk_src.clkr.hw },
1804 .clkr = {
1809 .parent_hws = (const struct clk_hw *[]){ &config_noc_clk_src.clkr.hw },
1819 .clkr = {
1824 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
1835 .clkr = {
1840 .parent_hws = (const struct clk_hw *[]){ &pcie_0_pipe_clk_src.clkr.hw },
1851 .clkr = {
1856 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
1866 .clkr = {
1871 .parent_hws = (const struct clk_hw *[]){ &pcie_1_aux_clk_src.clkr.hw },
1881 .clkr = {
1886 .parent_hws = (const struct clk_hw *[]){ &config_noc_clk_src.clkr.hw },
1896 .clkr = {
1901 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
1912 .clkr = {
1917 .parent_hws = (const struct clk_hw *[]){ &pcie_1_pipe_clk_src.clkr.hw },
1927 .clkr = {
1932 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
1942 .clkr = {
1947 .parent_hws = (const struct clk_hw *[]){ &pdm2_clk_src.clkr.hw },
1957 .clkr = {
1962 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
1971 .clkr = {
1976 .parent_hws = (const struct clk_hw *[]){ &sdcc1_apps_clk_src.clkr.hw },
1986 .clkr = {
1991 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2001 .clkr = {
2006 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2016 .clkr = {
2021 .parent_hws = (const struct clk_hw *[]){ &sdcc2_apps_clk_src.clkr.hw },
2031 .clkr = {
2036 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2046 .clkr = {
2051 .parent_hws = (const struct clk_hw *[]){ &sdcc3_apps_clk_src.clkr.hw },
2061 .clkr = {
2066 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2076 .clkr = {
2081 .parent_hws = (const struct clk_hw *[]){ &sdcc4_apps_clk_src.clkr.hw },
2091 .clkr = {
2096 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2106 .clkr = {
2111 .parent_hws = (const struct clk_hw *[]){ &usb30_master_clk_src.clkr.hw },
2121 .clkr = {
2126 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2135 .clkr = {
2140 .parent_hws = (const struct clk_hw *[]){ &tsif_ref_clk_src.clkr.hw },
2150 .clkr = {
2155 .parent_hws = (const struct clk_hw *[]){ &config_noc_clk_src.clkr.hw },
2164 .clkr = {
2169 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2179 .clkr = {
2184 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2195 .clkr = {
2200 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
2210 .clkr = {
2215 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
2224 .clkr = {
2229 .parent_hws = (const struct clk_hw *[]){ &ufs_axi_clk_src.clkr.hw },
2240 .clkr = {
2245 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
2255 .clkr = {
2260 .parent_hws = (const struct clk_hw *[]){ &system_noc_clk_src.clkr.hw },
2269 .clkr = {
2286 .clkr = {
2291 .parent_hws = (const struct clk_hw *[]){ &usb30_master_clk_src.clkr.hw },
2301 .clkr = {
2306 .parent_hws = (const struct clk_hw *[]){ &usb30_mock_utmi_clk_src.clkr.hw },
2316 .clkr = {
2333 .clkr = {
2338 .parent_hws = (const struct clk_hw *[]){ &usb3_phy_aux_clk_src.clkr.hw },
2349 .clkr = {
2361 .clkr = {
2366 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2375 .clkr = {
2380 .parent_hws = (const struct clk_hw *[]){ &usb_hs_system_clk_src.clkr.hw },
2390 .clkr = {
2402 .clkr = {
2407 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2416 .clkr = {
2421 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
2431 .clkr = {
2444 .clkr = {
2457 .clkr = {
2470 .clkr = {
2485 .clkr = {
2490 .parent_hws = (const struct clk_hw *[]){ &config_noc_clk_src.clkr.hw },
2500 .clkr = {
2505 .parent_hws = (const struct clk_hw *[]){ &periph_noc_clk_src.clkr.hw },
2545 [GPLL0_EARLY] = &gpll0_early.clkr,
2546 [GPLL0] = &gpll0.clkr,
2547 [GPLL4_EARLY] = &gpll4_early.clkr,
2548 [GPLL4] = &gpll4.clkr,
2549 [CONFIG_NOC_CLK_SRC] = &config_noc_clk_src.clkr,
2550 [PERIPH_NOC_CLK_SRC] = &periph_noc_clk_src.clkr,
2551 [SYSTEM_NOC_CLK_SRC] = &system_noc_clk_src.clkr,
2552 [UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2553 [USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2554 [BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2555 [BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2556 [BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2557 [BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2558 [BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2559 [BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2560 [BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2561 [BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2562 [BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2563 [BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2564 [BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2565 [BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2566 [BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2567 [BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2568 [BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2569 [BLSP1_UART4_APPS_CLK_SRC] = &blsp1_uart4_apps_clk_src.clkr,
2570 [BLSP1_UART5_APPS_CLK_SRC] = &blsp1_uart5_apps_clk_src.clkr,
2571 [BLSP1_UART6_APPS_CLK_SRC] = &blsp1_uart6_apps_clk_src.clkr,
2572 [BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2573 [BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2574 [BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2575 [BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2576 [BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2577 [BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2578 [BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2579 [BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2580 [BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2581 [BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2582 [BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2583 [BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2584 [BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2585 [BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2586 [BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2587 [BLSP2_UART4_APPS_CLK_SRC] = &blsp2_uart4_apps_clk_src.clkr,
2588 [BLSP2_UART5_APPS_CLK_SRC] = &blsp2_uart5_apps_clk_src.clkr,
2589 [BLSP2_UART6_APPS_CLK_SRC] = &blsp2_uart6_apps_clk_src.clkr,
2590 [GP1_CLK_SRC] = &gp1_clk_src.clkr,
2591 [GP2_CLK_SRC] = &gp2_clk_src.clkr,
2592 [GP3_CLK_SRC] = &gp3_clk_src.clkr,
2593 [PCIE_0_AUX_CLK_SRC] = &pcie_0_aux_clk_src.clkr,
2594 [PCIE_0_PIPE_CLK_SRC] = &pcie_0_pipe_clk_src.clkr,
2595 [PCIE_1_AUX_CLK_SRC] = &pcie_1_aux_clk_src.clkr,
2596 [PCIE_1_PIPE_CLK_SRC] = &pcie_1_pipe_clk_src.clkr,
2597 [PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2598 [SDCC1_APPS_CLK_SRC] = &sdcc1_apps_clk_src.clkr,
2599 [SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2600 [SDCC3_APPS_CLK_SRC] = &sdcc3_apps_clk_src.clkr,
2601 [SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
2602 [TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
2603 [USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2604 [USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,
2605 [USB_HS_SYSTEM_CLK_SRC] = &usb_hs_system_clk_src.clkr,
2606 [GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2607 [GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2608 [GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2609 [GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2610 [GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2611 [GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2612 [GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2613 [GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2614 [GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2615 [GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2616 [GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2617 [GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2618 [GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2619 [GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2620 [GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2621 [GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2622 [GCC_BLSP1_UART4_APPS_CLK] = &gcc_blsp1_uart4_apps_clk.clkr,
2623 [GCC_BLSP1_UART5_APPS_CLK] = &gcc_blsp1_uart5_apps_clk.clkr,
2624 [GCC_BLSP1_UART6_APPS_CLK] = &gcc_blsp1_uart6_apps_clk.clkr,
2625 [GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2626 [GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2627 [GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2628 [GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2629 [GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2630 [GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2631 [GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2632 [GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2633 [GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2634 [GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2635 [GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2636 [GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2637 [GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2638 [GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2639 [GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2640 [GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2641 [GCC_BLSP2_UART4_APPS_CLK] = &gcc_blsp2_uart4_apps_clk.clkr,
2642 [GCC_BLSP2_UART5_APPS_CLK] = &gcc_blsp2_uart5_apps_clk.clkr,
2643 [GCC_BLSP2_UART6_APPS_CLK] = &gcc_blsp2_uart6_apps_clk.clkr,
2644 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2645 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2646 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2647 [GCC_LPASS_Q6_AXI_CLK] = &gcc_lpass_q6_axi_clk.clkr,
2648 [GCC_MSS_Q6_BIMC_AXI_CLK] = &gcc_mss_q6_bimc_axi_clk.clkr,
2649 [GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2650 [GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2651 [GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2652 [GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2653 [GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2654 [GCC_PCIE_1_AUX_CLK] = &gcc_pcie_1_aux_clk.clkr,
2655 [GCC_PCIE_1_CFG_AHB_CLK] = &gcc_pcie_1_cfg_ahb_clk.clkr,
2656 [GCC_PCIE_1_MSTR_AXI_CLK] = &gcc_pcie_1_mstr_axi_clk.clkr,
2657 [GCC_PCIE_1_PIPE_CLK] = &gcc_pcie_1_pipe_clk.clkr,
2658 [GCC_PCIE_1_SLV_AXI_CLK] = &gcc_pcie_1_slv_axi_clk.clkr,
2659 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2660 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2661 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2662 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2663 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2664 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2665 [GCC_SDCC3_AHB_CLK] = &gcc_sdcc3_ahb_clk.clkr,
2666 [GCC_SDCC3_APPS_CLK] = &gcc_sdcc3_apps_clk.clkr,
2667 [GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
2668 [GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
2669 [GCC_SYS_NOC_UFS_AXI_CLK] = &gcc_sys_noc_ufs_axi_clk.clkr,
2670 [GCC_SYS_NOC_USB3_AXI_CLK] = &gcc_sys_noc_usb3_axi_clk.clkr,
2671 [GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
2672 [GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
2673 [GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2674 [GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2675 [GCC_UFS_RX_CFG_CLK] = &gcc_ufs_rx_cfg_clk.clkr,
2676 [GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2677 [GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2678 [GCC_UFS_TX_CFG_CLK] = &gcc_ufs_tx_cfg_clk.clkr,
2679 [GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2680 [GCC_UFS_TX_SYMBOL_1_CLK] = &gcc_ufs_tx_symbol_1_clk.clkr,
2681 [GCC_USB2_HS_PHY_SLEEP_CLK] = &gcc_usb2_hs_phy_sleep_clk.clkr,
2682 [GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2683 [GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2684 [GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2685 [GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2686 [GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2687 [GCC_USB_HS_AHB_CLK] = &gcc_usb_hs_ahb_clk.clkr,
2688 [GCC_USB_HS_SYSTEM_CLK] = &gcc_usb_hs_system_clk.clkr,
2689 [GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2690 [GPLL0_OUT_MMSSCC] = &gpll0_out_mmsscc.clkr,
2691 [GPLL0_OUT_MSSCC] = &gpll0_out_msscc.clkr,
2692 [PCIE_0_PHY_LDO] = &pcie_0_phy_ldo.clkr,
2693 [PCIE_1_PHY_LDO] = &pcie_1_phy_ldo.clkr,
2694 [UFS_PHY_LDO] = &ufs_phy_ldo.clkr,
2695 [USB_SS_PHY_LDO] = &usb_ss_phy_ldo.clkr,
2696 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2697 [GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,