Lines Matching refs:clkr
84 .clkr = {
110 .clkr.hw.init = &(struct clk_init_data){
112 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
121 .clkr = {
151 .clkr = {
184 .clkr = {
201 .clkr = {
227 .clkr.hw.init = &(struct clk_init_data){
229 .parent_hws = (const struct clk_hw *[]){ &gpll3.clkr.hw },
238 .clkr = {
255 .clkr = {
272 .clkr = {
298 .clkr.hw.init = &(struct clk_init_data){
300 .parent_hws = (const struct clk_hw *[]){ &gpll6.clkr.hw },
309 .clkr = {
345 .clkr = {
371 .clkr.hw.init = &(struct clk_init_data){
373 .parent_hws = (const struct clk_hw *[]){ &gpll8.clkr.hw },
397 .clkr = {
423 .clkr.hw.init = &(struct clk_init_data){
425 .parent_hws = (const struct clk_hw *[]){ &gpll9.clkr.hw },
440 { .hw = &gpll0.clkr.hw },
441 { .hw = &gpll0_out_aux2.clkr.hw },
453 { .hw = &gpll0.clkr.hw },
454 { .hw = &gpll0_out_aux2.clkr.hw },
455 { .hw = &gpll6_out_main.clkr.hw },
467 { .hw = &gpll0.clkr.hw },
468 { .hw = &gpll0_out_aux2.clkr.hw },
483 { .hw = &gpll0.clkr.hw },
484 { .hw = &gpll9.clkr.hw },
485 { .hw = &gpll10.clkr.hw },
486 { .hw = &gpll9_out_main.clkr.hw },
487 { .hw = &gpll3_out_main.clkr.hw },
501 { .hw = &gpll0.clkr.hw },
502 { .hw = &gpll0_out_aux2.clkr.hw },
503 { .hw = &gpll10.clkr.hw },
504 { .hw = &gpll4.clkr.hw },
505 { .hw = &gpll3.clkr.hw },
518 { .hw = &gpll0.clkr.hw },
519 { .hw = &gpll0_out_aux2.clkr.hw },
520 { .hw = &gpll4.clkr.hw },
521 { .hw = &gpll3_out_main.clkr.hw },
536 { .hw = &gpll0.clkr.hw },
537 { .hw = &gpll8.clkr.hw },
538 { .hw = &gpll10.clkr.hw },
539 { .hw = &gpll8_out_main.clkr.hw },
540 { .hw = &gpll9_out_main.clkr.hw },
541 { .hw = &gpll3.clkr.hw },
556 { .hw = &gpll0.clkr.hw },
557 { .hw = &gpll8.clkr.hw },
558 { .hw = &gpll10.clkr.hw },
559 { .hw = &gpll8_out_main.clkr.hw },
560 { .hw = &gpll9_out_main.clkr.hw },
561 { .hw = &gpll3_out_main.clkr.hw },
576 { .hw = &gpll0.clkr.hw },
577 { .hw = &gpll8.clkr.hw },
578 { .hw = &gpll10.clkr.hw },
579 { .hw = &gpll6_out_main.clkr.hw },
580 { .hw = &gpll9_out_main.clkr.hw },
581 { .hw = &gpll3.clkr.hw },
596 { .hw = &gpll0.clkr.hw },
597 { .hw = &gpll0_out_aux2.clkr.hw },
598 { .hw = &gpll10.clkr.hw },
599 { .hw = &gpll8_out_main.clkr.hw },
600 { .hw = &gpll9_out_main.clkr.hw },
601 { .hw = &gpll3.clkr.hw },
615 { .hw = &gpll0.clkr.hw },
616 { .hw = &gpll8.clkr.hw },
617 { .hw = &gpll10.clkr.hw },
618 { .hw = &gpll6.clkr.hw },
619 { .hw = &gpll3_out_main.clkr.hw },
632 { .hw = &gpll0.clkr.hw },
633 { .hw = &gpll0_out_aux2.clkr.hw },
634 { .hw = &gpll7.clkr.hw },
635 { .hw = &gpll4.clkr.hw },
657 { .hw = &gpll11.clkr.hw },
658 { .hw = &gpll11.clkr.hw },
659 { .hw = &gpll11.clkr.hw },
673 .clkr.hw.init = &(struct clk_init_data){
685 .clkr.hw.init = &(struct clk_init_data) {
688 { &gcc_usb30_prim_mock_utmi_clk_src.clkr.hw },
709 .clkr.hw.init = &(struct clk_init_data){
729 .clkr.hw.init = &(struct clk_init_data){
751 .clkr.hw.init = &(struct clk_init_data){
765 .clkr.hw.init = &(struct clk_init_data){
786 .clkr.hw.init = &(struct clk_init_data){
801 .clkr.hw.init = &(struct clk_init_data){
816 .clkr.hw.init = &(struct clk_init_data){
831 .clkr.hw.init = &(struct clk_init_data){
853 .clkr.hw.init = &(struct clk_init_data){
876 .clkr.hw.init = &(struct clk_init_data){
911 .clkr.hw.init = &(struct clk_init_data){
935 .clkr.hw.init = &(struct clk_init_data){
949 .clkr.hw.init = &(struct clk_init_data){
963 .clkr.hw.init = &(struct clk_init_data){
985 .clkr.hw.init = &(struct clk_init_data){
1007 .clkr.hw.init = &(struct clk_init_data){
1029 .clkr.hw.init = &(struct clk_init_data){
1043 .clkr.hw.init = &(struct clk_init_data){
1057 .clkr.hw.init = &(struct clk_init_data){
1077 .clkr.hw.init = &(struct clk_init_data){
1118 .clkr.hw.init = &gcc_qupv3_wrap0_s0_clk_src_init,
1134 .clkr.hw.init = &gcc_qupv3_wrap0_s1_clk_src_init,
1150 .clkr.hw.init = &gcc_qupv3_wrap0_s2_clk_src_init,
1166 .clkr.hw.init = &gcc_qupv3_wrap0_s3_clk_src_init,
1182 .clkr.hw.init = &gcc_qupv3_wrap0_s4_clk_src_init,
1198 .clkr.hw.init = &gcc_qupv3_wrap0_s5_clk_src_init,
1219 .clkr.hw.init = &(struct clk_init_data){
1242 .clkr.hw.init = &(struct clk_init_data){
1266 .clkr.hw.init = &(struct clk_init_data){
1288 .clkr.hw.init = &(struct clk_init_data){
1302 .clkr.hw.init = &(struct clk_init_data){
1324 .clkr.hw.init = &(struct clk_init_data){
1338 .clkr = {
1353 .clkr = {
1368 .clkr = {
1383 .clkr = {
1398 .clkr = {
1413 .clkr = {
1428 .clkr = {
1442 .clkr = {
1456 .clkr = {
1462 { &gcc_camss_axi_clk_src.clkr.hw },
1475 .clkr = {
1490 .clkr = {
1503 .clkr = {
1509 { &gcc_camss_cci_clk_src.clkr.hw },
1520 .clkr = {
1526 { &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw },
1537 .clkr = {
1543 { &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw },
1554 .clkr = {
1560 { &gcc_camss_csi0phytimer_clk_src.clkr.hw },
1571 .clkr = {
1577 { &gcc_camss_csi1phytimer_clk_src.clkr.hw },
1588 .clkr = {
1594 { &gcc_camss_mclk0_clk_src.clkr.hw },
1605 .clkr = {
1611 { &gcc_camss_mclk1_clk_src.clkr.hw },
1622 .clkr = {
1628 { &gcc_camss_mclk2_clk_src.clkr.hw },
1639 .clkr = {
1645 { &gcc_camss_mclk3_clk_src.clkr.hw },
1656 .clkr = {
1669 .clkr = {
1675 { &gcc_camss_ope_ahb_clk_src.clkr.hw },
1686 .clkr = {
1692 { &gcc_camss_ope_clk_src.clkr.hw },
1703 .clkr = {
1716 .clkr = {
1722 { &gcc_camss_tfe_0_clk_src.clkr.hw },
1733 .clkr = {
1739 { &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw },
1750 .clkr = {
1756 { &gcc_camss_tfe_0_csid_clk_src.clkr.hw },
1767 .clkr = {
1773 { &gcc_camss_tfe_1_clk_src.clkr.hw },
1784 .clkr = {
1790 { &gcc_camss_tfe_cphy_rx_clk_src.clkr.hw },
1801 .clkr = {
1807 { &gcc_camss_tfe_1_csid_clk_src.clkr.hw },
1818 .clkr = {
1824 { &gcc_camss_top_ahb_clk_src.clkr.hw },
1837 .clkr = {
1843 { &gcc_usb30_prim_master_clk_src.clkr.hw },
1856 .clkr = {
1871 .clkr.hw.init = &(struct clk_init_data) {
1873 .parent_hws = (const struct clk_hw *[]){ &gpll0.clkr.hw },
1881 .clkr = {
1887 { &gcc_disp_gpll0_clk_src.clkr.hw },
1900 .clkr = {
1915 .clkr = {
1928 .clkr = {
1942 .clkr = {
1948 { &gcc_gp1_clk_src.clkr.hw },
1959 .clkr = {
1965 { &gcc_gp2_clk_src.clkr.hw },
1976 .clkr = {
1982 { &gcc_gp3_clk_src.clkr.hw },
1995 .clkr = {
2008 .clkr = {
2014 { &gpll0.clkr.hw },
2024 .clkr = {
2030 { &gpll0_out_aux2.clkr.hw },
2041 .clkr = {
2056 .clkr = {
2069 .clkr = {
2084 .clkr = {
2098 .clkr = {
2104 { &gcc_pdm2_clk_src.clkr.hw },
2117 .clkr = {
2130 .clkr = {
2143 .clkr = {
2158 .clkr = {
2173 .clkr = {
2188 .clkr = {
2203 .clkr = {
2218 .clkr = {
2231 .clkr = {
2244 .clkr = {
2257 .clkr = {
2263 { &gcc_qupv3_wrap0_s0_clk_src.clkr.hw },
2274 .clkr = {
2280 { &gcc_qupv3_wrap0_s1_clk_src.clkr.hw },
2291 .clkr = {
2297 { &gcc_qupv3_wrap0_s2_clk_src.clkr.hw },
2308 .clkr = {
2314 { &gcc_qupv3_wrap0_s3_clk_src.clkr.hw },
2325 .clkr = {
2331 { &gcc_qupv3_wrap0_s4_clk_src.clkr.hw },
2342 .clkr = {
2348 { &gcc_qupv3_wrap0_s5_clk_src.clkr.hw },
2361 .clkr = {
2376 .clkr = {
2389 .clkr = {
2402 .clkr = {
2408 { &gcc_sdcc1_apps_clk_src.clkr.hw },
2421 .clkr = {
2427 { &gcc_sdcc1_ice_core_clk_src.clkr.hw },
2438 .clkr = {
2451 .clkr = {
2457 { &gcc_sdcc2_apps_clk_src.clkr.hw },
2470 .clkr = {
2486 .clkr = {
2492 { &gcc_usb30_prim_master_clk_src.clkr.hw },
2503 .clkr = {
2509 { &gcc_usb30_prim_master_clk_src.clkr.hw },
2520 .clkr = {
2526 { &gcc_usb30_prim_mock_utmi_postdiv.clkr.hw },
2537 .clkr = {
2550 .clkr = {
2563 .clkr = {
2569 { &gcc_usb3_prim_phy_aux_clk_src.clkr.hw },
2582 .clkr = {
2595 .clkr = {
2608 .clkr = {
2621 .clkr = {
2636 .clkr = {
2651 .clkr = {
2666 .clkr = {
2681 .clkr = {
2687 { &gcc_video_venus_clk_src.clkr.hw },
2698 .clkr = {
2704 { &gcc_video_venus_clk_src.clkr.hw },
2715 .clkr = {
2794 [GCC_AHB2PHY_CSI_CLK] = &gcc_ahb2phy_csi_clk.clkr,
2795 [GCC_AHB2PHY_USB_CLK] = &gcc_ahb2phy_usb_clk.clkr,
2796 [GCC_BIMC_GPU_AXI_CLK] = &gcc_bimc_gpu_axi_clk.clkr,
2797 [GCC_BOOT_ROM_AHB_CLK] = &gcc_boot_rom_ahb_clk.clkr,
2798 [GCC_CAM_THROTTLE_NRT_CLK] = &gcc_cam_throttle_nrt_clk.clkr,
2799 [GCC_CAM_THROTTLE_RT_CLK] = &gcc_cam_throttle_rt_clk.clkr,
2800 [GCC_CAMERA_AHB_CLK] = &gcc_camera_ahb_clk.clkr,
2801 [GCC_CAMERA_XO_CLK] = &gcc_camera_xo_clk.clkr,
2802 [GCC_CAMSS_AXI_CLK] = &gcc_camss_axi_clk.clkr,
2803 [GCC_CAMSS_AXI_CLK_SRC] = &gcc_camss_axi_clk_src.clkr,
2804 [GCC_CAMSS_CAMNOC_ATB_CLK] = &gcc_camss_camnoc_atb_clk.clkr,
2805 [GCC_CAMSS_CAMNOC_NTS_XO_CLK] = &gcc_camss_camnoc_nts_xo_clk.clkr,
2806 [GCC_CAMSS_CCI_0_CLK] = &gcc_camss_cci_0_clk.clkr,
2807 [GCC_CAMSS_CCI_CLK_SRC] = &gcc_camss_cci_clk_src.clkr,
2808 [GCC_CAMSS_CPHY_0_CLK] = &gcc_camss_cphy_0_clk.clkr,
2809 [GCC_CAMSS_CPHY_1_CLK] = &gcc_camss_cphy_1_clk.clkr,
2810 [GCC_CAMSS_CSI0PHYTIMER_CLK] = &gcc_camss_csi0phytimer_clk.clkr,
2811 [GCC_CAMSS_CSI0PHYTIMER_CLK_SRC] = &gcc_camss_csi0phytimer_clk_src.clkr,
2812 [GCC_CAMSS_CSI1PHYTIMER_CLK] = &gcc_camss_csi1phytimer_clk.clkr,
2813 [GCC_CAMSS_CSI1PHYTIMER_CLK_SRC] = &gcc_camss_csi1phytimer_clk_src.clkr,
2814 [GCC_CAMSS_MCLK0_CLK] = &gcc_camss_mclk0_clk.clkr,
2815 [GCC_CAMSS_MCLK0_CLK_SRC] = &gcc_camss_mclk0_clk_src.clkr,
2816 [GCC_CAMSS_MCLK1_CLK] = &gcc_camss_mclk1_clk.clkr,
2817 [GCC_CAMSS_MCLK1_CLK_SRC] = &gcc_camss_mclk1_clk_src.clkr,
2818 [GCC_CAMSS_MCLK2_CLK] = &gcc_camss_mclk2_clk.clkr,
2819 [GCC_CAMSS_MCLK2_CLK_SRC] = &gcc_camss_mclk2_clk_src.clkr,
2820 [GCC_CAMSS_MCLK3_CLK] = &gcc_camss_mclk3_clk.clkr,
2821 [GCC_CAMSS_MCLK3_CLK_SRC] = &gcc_camss_mclk3_clk_src.clkr,
2822 [GCC_CAMSS_NRT_AXI_CLK] = &gcc_camss_nrt_axi_clk.clkr,
2823 [GCC_CAMSS_OPE_AHB_CLK] = &gcc_camss_ope_ahb_clk.clkr,
2824 [GCC_CAMSS_OPE_AHB_CLK_SRC] = &gcc_camss_ope_ahb_clk_src.clkr,
2825 [GCC_CAMSS_OPE_CLK] = &gcc_camss_ope_clk.clkr,
2826 [GCC_CAMSS_OPE_CLK_SRC] = &gcc_camss_ope_clk_src.clkr,
2827 [GCC_CAMSS_RT_AXI_CLK] = &gcc_camss_rt_axi_clk.clkr,
2828 [GCC_CAMSS_TFE_0_CLK] = &gcc_camss_tfe_0_clk.clkr,
2829 [GCC_CAMSS_TFE_0_CLK_SRC] = &gcc_camss_tfe_0_clk_src.clkr,
2830 [GCC_CAMSS_TFE_0_CPHY_RX_CLK] = &gcc_camss_tfe_0_cphy_rx_clk.clkr,
2831 [GCC_CAMSS_TFE_0_CSID_CLK] = &gcc_camss_tfe_0_csid_clk.clkr,
2832 [GCC_CAMSS_TFE_0_CSID_CLK_SRC] = &gcc_camss_tfe_0_csid_clk_src.clkr,
2833 [GCC_CAMSS_TFE_1_CLK] = &gcc_camss_tfe_1_clk.clkr,
2834 [GCC_CAMSS_TFE_1_CLK_SRC] = &gcc_camss_tfe_1_clk_src.clkr,
2835 [GCC_CAMSS_TFE_1_CPHY_RX_CLK] = &gcc_camss_tfe_1_cphy_rx_clk.clkr,
2836 [GCC_CAMSS_TFE_1_CSID_CLK] = &gcc_camss_tfe_1_csid_clk.clkr,
2837 [GCC_CAMSS_TFE_1_CSID_CLK_SRC] = &gcc_camss_tfe_1_csid_clk_src.clkr,
2838 [GCC_CAMSS_TFE_CPHY_RX_CLK_SRC] = &gcc_camss_tfe_cphy_rx_clk_src.clkr,
2839 [GCC_CAMSS_TOP_AHB_CLK] = &gcc_camss_top_ahb_clk.clkr,
2840 [GCC_CAMSS_TOP_AHB_CLK_SRC] = &gcc_camss_top_ahb_clk_src.clkr,
2841 [GCC_CFG_NOC_USB3_PRIM_AXI_CLK] = &gcc_cfg_noc_usb3_prim_axi_clk.clkr,
2842 [GCC_DISP_AHB_CLK] = &gcc_disp_ahb_clk.clkr,
2843 [GCC_DISP_GPLL0_CLK_SRC] = &gcc_disp_gpll0_clk_src.clkr,
2844 [GCC_DISP_GPLL0_DIV_CLK_SRC] = &gcc_disp_gpll0_div_clk_src.clkr,
2845 [GCC_DISP_HF_AXI_CLK] = &gcc_disp_hf_axi_clk.clkr,
2846 [GCC_DISP_THROTTLE_CORE_CLK] = &gcc_disp_throttle_core_clk.clkr,
2847 [GCC_DISP_XO_CLK] = &gcc_disp_xo_clk.clkr,
2848 [GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2849 [GCC_GP1_CLK_SRC] = &gcc_gp1_clk_src.clkr,
2850 [GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2851 [GCC_GP2_CLK_SRC] = &gcc_gp2_clk_src.clkr,
2852 [GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2853 [GCC_GP3_CLK_SRC] = &gcc_gp3_clk_src.clkr,
2854 [GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2855 [GCC_GPU_GPLL0_CLK_SRC] = &gcc_gpu_gpll0_clk_src.clkr,
2856 [GCC_GPU_GPLL0_DIV_CLK_SRC] = &gcc_gpu_gpll0_div_clk_src.clkr,
2857 [GCC_GPU_IREF_CLK] = &gcc_gpu_iref_clk.clkr,
2858 [GCC_GPU_MEMNOC_GFX_CLK] = &gcc_gpu_memnoc_gfx_clk.clkr,
2859 [GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2860 [GCC_GPU_THROTTLE_CORE_CLK] = &gcc_gpu_throttle_core_clk.clkr,
2861 [GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2862 [GCC_PDM2_CLK_SRC] = &gcc_pdm2_clk_src.clkr,
2863 [GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2864 [GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2865 [GCC_PWM0_XO512_CLK] = &gcc_pwm0_xo512_clk.clkr,
2866 [GCC_QMIP_CAMERA_NRT_AHB_CLK] = &gcc_qmip_camera_nrt_ahb_clk.clkr,
2867 [GCC_QMIP_CAMERA_RT_AHB_CLK] = &gcc_qmip_camera_rt_ahb_clk.clkr,
2868 [GCC_QMIP_DISP_AHB_CLK] = &gcc_qmip_disp_ahb_clk.clkr,
2869 [GCC_QMIP_GPU_CFG_AHB_CLK] = &gcc_qmip_gpu_cfg_ahb_clk.clkr,
2870 [GCC_QMIP_VIDEO_VCODEC_AHB_CLK] = &gcc_qmip_video_vcodec_ahb_clk.clkr,
2871 [GCC_QUPV3_WRAP0_CORE_2X_CLK] = &gcc_qupv3_wrap0_core_2x_clk.clkr,
2872 [GCC_QUPV3_WRAP0_CORE_CLK] = &gcc_qupv3_wrap0_core_clk.clkr,
2873 [GCC_QUPV3_WRAP0_S0_CLK] = &gcc_qupv3_wrap0_s0_clk.clkr,
2874 [GCC_QUPV3_WRAP0_S0_CLK_SRC] = &gcc_qupv3_wrap0_s0_clk_src.clkr,
2875 [GCC_QUPV3_WRAP0_S1_CLK] = &gcc_qupv3_wrap0_s1_clk.clkr,
2876 [GCC_QUPV3_WRAP0_S1_CLK_SRC] = &gcc_qupv3_wrap0_s1_clk_src.clkr,
2877 [GCC_QUPV3_WRAP0_S2_CLK] = &gcc_qupv3_wrap0_s2_clk.clkr,
2878 [GCC_QUPV3_WRAP0_S2_CLK_SRC] = &gcc_qupv3_wrap0_s2_clk_src.clkr,
2879 [GCC_QUPV3_WRAP0_S3_CLK] = &gcc_qupv3_wrap0_s3_clk.clkr,
2880 [GCC_QUPV3_WRAP0_S3_CLK_SRC] = &gcc_qupv3_wrap0_s3_clk_src.clkr,
2881 [GCC_QUPV3_WRAP0_S4_CLK] = &gcc_qupv3_wrap0_s4_clk.clkr,
2882 [GCC_QUPV3_WRAP0_S4_CLK_SRC] = &gcc_qupv3_wrap0_s4_clk_src.clkr,
2883 [GCC_QUPV3_WRAP0_S5_CLK] = &gcc_qupv3_wrap0_s5_clk.clkr,
2884 [GCC_QUPV3_WRAP0_S5_CLK_SRC] = &gcc_qupv3_wrap0_s5_clk_src.clkr,
2885 [GCC_QUPV3_WRAP_0_M_AHB_CLK] = &gcc_qupv3_wrap_0_m_ahb_clk.clkr,
2886 [GCC_QUPV3_WRAP_0_S_AHB_CLK] = &gcc_qupv3_wrap_0_s_ahb_clk.clkr,
2887 [GCC_SDCC1_AHB_CLK] = &gcc_sdcc1_ahb_clk.clkr,
2888 [GCC_SDCC1_APPS_CLK] = &gcc_sdcc1_apps_clk.clkr,
2889 [GCC_SDCC1_APPS_CLK_SRC] = &gcc_sdcc1_apps_clk_src.clkr,
2890 [GCC_SDCC1_ICE_CORE_CLK] = &gcc_sdcc1_ice_core_clk.clkr,
2891 [GCC_SDCC1_ICE_CORE_CLK_SRC] = &gcc_sdcc1_ice_core_clk_src.clkr,
2892 [GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2893 [GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2894 [GCC_SDCC2_APPS_CLK_SRC] = &gcc_sdcc2_apps_clk_src.clkr,
2895 [GCC_SYS_NOC_CPUSS_AHB_CLK] = &gcc_sys_noc_cpuss_ahb_clk.clkr,
2896 [GCC_SYS_NOC_USB3_PRIM_AXI_CLK] = &gcc_sys_noc_usb3_prim_axi_clk.clkr,
2897 [GCC_USB30_PRIM_MASTER_CLK] = &gcc_usb30_prim_master_clk.clkr,
2898 [GCC_USB30_PRIM_MASTER_CLK_SRC] = &gcc_usb30_prim_master_clk_src.clkr,
2899 [GCC_USB30_PRIM_MOCK_UTMI_CLK] = &gcc_usb30_prim_mock_utmi_clk.clkr,
2901 &gcc_usb30_prim_mock_utmi_clk_src.clkr,
2903 &gcc_usb30_prim_mock_utmi_postdiv.clkr,
2904 [GCC_USB30_PRIM_SLEEP_CLK] = &gcc_usb30_prim_sleep_clk.clkr,
2905 [GCC_USB3_PRIM_CLKREF_CLK] = &gcc_usb3_prim_clkref_clk.clkr,
2906 [GCC_USB3_PRIM_PHY_AUX_CLK_SRC] = &gcc_usb3_prim_phy_aux_clk_src.clkr,
2907 [GCC_USB3_PRIM_PHY_COM_AUX_CLK] = &gcc_usb3_prim_phy_com_aux_clk.clkr,
2908 [GCC_USB3_PRIM_PHY_PIPE_CLK] = &gcc_usb3_prim_phy_pipe_clk.clkr,
2909 [GCC_VCODEC0_AXI_CLK] = &gcc_vcodec0_axi_clk.clkr,
2910 [GCC_VENUS_AHB_CLK] = &gcc_venus_ahb_clk.clkr,
2911 [GCC_VENUS_CTL_AXI_CLK] = &gcc_venus_ctl_axi_clk.clkr,
2912 [GCC_VIDEO_AHB_CLK] = &gcc_video_ahb_clk.clkr,
2913 [GCC_VIDEO_AXI0_CLK] = &gcc_video_axi0_clk.clkr,
2914 [GCC_VIDEO_THROTTLE_CORE_CLK] = &gcc_video_throttle_core_clk.clkr,
2915 [GCC_VIDEO_VCODEC0_SYS_CLK] = &gcc_video_vcodec0_sys_clk.clkr,
2916 [GCC_VIDEO_VENUS_CLK_SRC] = &gcc_video_venus_clk_src.clkr,
2917 [GCC_VIDEO_VENUS_CTL_CLK] = &gcc_video_venus_ctl_clk.clkr,
2918 [GCC_VIDEO_XO_CLK] = &gcc_video_xo_clk.clkr,
2919 [GPLL0] = &gpll0.clkr,
2920 [GPLL0_OUT_AUX2] = &gpll0_out_aux2.clkr,
2921 [GPLL1] = &gpll1.clkr,
2922 [GPLL10] = &gpll10.clkr,
2923 [GPLL11] = &gpll11.clkr,
2924 [GPLL3] = &gpll3.clkr,
2925 [GPLL3_OUT_MAIN] = &gpll3_out_main.clkr,
2926 [GPLL4] = &gpll4.clkr,
2927 [GPLL5] = &gpll5.clkr,
2928 [GPLL6] = &gpll6.clkr,
2929 [GPLL6_OUT_MAIN] = &gpll6_out_main.clkr,
2930 [GPLL7] = &gpll7.clkr,
2931 [GPLL8] = &gpll8.clkr,
2932 [GPLL8_OUT_MAIN] = &gpll8_out_main.clkr,
2933 [GPLL9] = &gpll9.clkr,
2934 [GPLL9_OUT_MAIN] = &gpll9_out_main.clkr,