Lines Matching refs:trans
144 int iwl_pcie_rx_stop(struct iwl_trans *trans) in iwl_pcie_rx_stop() argument
146 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) { in iwl_pcie_rx_stop()
148 iwl_write_umac_prph(trans, RFH_RXF_DMA_CFG_GEN3, 0); in iwl_pcie_rx_stop()
149 return iwl_poll_umac_prph_bit(trans, RFH_GEN_STATUS_GEN3, in iwl_pcie_rx_stop()
151 } else if (trans->trans_cfg->mq_rx_supported) { in iwl_pcie_rx_stop()
152 iwl_write_prph(trans, RFH_RXF_DMA_CFG, 0); in iwl_pcie_rx_stop()
153 return iwl_poll_prph_bit(trans, RFH_GEN_STATUS, in iwl_pcie_rx_stop()
156 iwl_write_direct32(trans, FH_MEM_RCSR_CHNL0_CONFIG_REG, 0); in iwl_pcie_rx_stop()
157 return iwl_poll_direct_bit(trans, FH_MEM_RSSR_RX_STATUS_REG, in iwl_pcie_rx_stop()
166 static void iwl_pcie_rxq_inc_wr_ptr(struct iwl_trans *trans, in iwl_pcie_rxq_inc_wr_ptr() argument
178 if (!trans->trans_cfg->base_params->shadow_reg_enable && in iwl_pcie_rxq_inc_wr_ptr()
179 test_bit(STATUS_TPOWER_PMI, &trans->status)) { in iwl_pcie_rxq_inc_wr_ptr()
180 reg = iwl_read32(trans, CSR_UCODE_DRV_GP1); in iwl_pcie_rxq_inc_wr_ptr()
183 IWL_DEBUG_INFO(trans, "Rx queue requesting wakeup, GP1 = 0x%x\n", in iwl_pcie_rxq_inc_wr_ptr()
185 iwl_set_bit(trans, CSR_GP_CNTRL, in iwl_pcie_rxq_inc_wr_ptr()
193 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_rxq_inc_wr_ptr()
194 iwl_write32(trans, RFH_Q_FRBDCB_WIDX_TRG(rxq->id), in iwl_pcie_rxq_inc_wr_ptr()
197 iwl_write32(trans, FH_RSCSR_CHNL0_WPTR, rxq->write_actual); in iwl_pcie_rxq_inc_wr_ptr()
200 static void iwl_pcie_rxq_check_wrptr(struct iwl_trans *trans) in iwl_pcie_rxq_check_wrptr() argument
202 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rxq_check_wrptr()
205 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rxq_check_wrptr()
211 iwl_pcie_rxq_inc_wr_ptr(trans, rxq); in iwl_pcie_rxq_check_wrptr()
217 static void iwl_pcie_restock_bd(struct iwl_trans *trans, in iwl_pcie_restock_bd() argument
221 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) { in iwl_pcie_restock_bd()
234 IWL_DEBUG_RX(trans, "Assigned virtual RB ID %u to queue %d index %d\n", in iwl_pcie_restock_bd()
241 static void iwl_pcie_rxmq_restock(struct iwl_trans *trans, in iwl_pcie_rxmq_restock() argument
244 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rxmq_restock()
255 if (!test_bit(STATUS_DEVICE_ENABLED, &trans->status)) in iwl_pcie_rxmq_restock()
268 iwl_pcie_restock_bd(trans, rxq, rxb); in iwl_pcie_rxmq_restock()
280 iwl_pcie_rxq_inc_wr_ptr(trans, rxq); in iwl_pcie_rxmq_restock()
288 static void iwl_pcie_rxsq_restock(struct iwl_trans *trans, in iwl_pcie_rxsq_restock() argument
301 if (!test_bit(STATUS_DEVICE_ENABLED, &trans->status)) in iwl_pcie_rxsq_restock()
329 iwl_pcie_rxq_inc_wr_ptr(trans, rxq); in iwl_pcie_rxsq_restock()
346 void iwl_pcie_rxq_restock(struct iwl_trans *trans, struct iwl_rxq *rxq) in iwl_pcie_rxq_restock() argument
348 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_rxq_restock()
349 iwl_pcie_rxmq_restock(trans, rxq); in iwl_pcie_rxq_restock()
351 iwl_pcie_rxsq_restock(trans, rxq); in iwl_pcie_rxq_restock()
358 static struct page *iwl_pcie_rx_alloc_page(struct iwl_trans *trans, in iwl_pcie_rx_alloc_page() argument
361 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_alloc_page()
391 IWL_DEBUG_INFO(trans, "alloc_pages failed, order: %d\n", in iwl_pcie_rx_alloc_page()
398 IWL_CRIT(trans, in iwl_pcie_rx_alloc_page()
426 void iwl_pcie_rxq_alloc_rbs(struct iwl_trans *trans, gfp_t priority, in iwl_pcie_rxq_alloc_rbs() argument
429 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rxq_alloc_rbs()
443 page = iwl_pcie_rx_alloc_page(trans, &offset, priority); in iwl_pcie_rxq_alloc_rbs()
464 dma_map_page(trans->dev, page, rxb->offset, in iwl_pcie_rxq_alloc_rbs()
467 if (dma_mapping_error(trans->dev, rxb->page_dma)) { in iwl_pcie_rxq_alloc_rbs()
485 void iwl_pcie_free_rbs_pool(struct iwl_trans *trans) in iwl_pcie_free_rbs_pool() argument
487 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_free_rbs_pool()
496 dma_unmap_page(trans->dev, trans_pcie->rx_pool[i].page_dma, in iwl_pcie_free_rbs_pool()
510 static void iwl_pcie_rx_allocator(struct iwl_trans *trans) in iwl_pcie_rx_allocator() argument
512 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_allocator()
517 IWL_DEBUG_TPT(trans, "Pending allocation requests = %d\n", pending); in iwl_pcie_rx_allocator()
550 page = iwl_pcie_rx_alloc_page(trans, &rxb->offset, in iwl_pcie_rx_allocator()
557 rxb->page_dma = dma_map_page(trans->dev, page, in iwl_pcie_rx_allocator()
561 if (dma_mapping_error(trans->dev, rxb->page_dma)) { in iwl_pcie_rx_allocator()
578 IWL_DEBUG_TPT(trans, in iwl_pcie_rx_allocator()
599 IWL_DEBUG_TPT(trans, "%s, exit.\n", __func__); in iwl_pcie_rx_allocator()
610 static void iwl_pcie_rx_allocator_get(struct iwl_trans *trans, in iwl_pcie_rx_allocator_get() argument
613 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_allocator_get()
652 iwl_pcie_rx_allocator(trans_pcie->trans); in iwl_pcie_rx_allocator_work()
655 static int iwl_pcie_free_bd_size(struct iwl_trans *trans, bool use_rx_td) in iwl_pcie_free_bd_size() argument
662 return trans->trans_cfg->mq_rx_supported ? sizeof(__le64) : in iwl_pcie_free_bd_size()
666 static void iwl_pcie_free_rxq_dma(struct iwl_trans *trans, in iwl_pcie_free_rxq_dma() argument
669 bool use_rx_td = (trans->trans_cfg->device_family >= in iwl_pcie_free_rxq_dma()
671 int free_size = iwl_pcie_free_bd_size(trans, use_rx_td); in iwl_pcie_free_rxq_dma()
674 dma_free_coherent(trans->dev, in iwl_pcie_free_rxq_dma()
684 dma_free_coherent(trans->dev, in iwl_pcie_free_rxq_dma()
692 static int iwl_pcie_alloc_rxq_dma(struct iwl_trans *trans, in iwl_pcie_alloc_rxq_dma() argument
695 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_alloc_rxq_dma()
696 struct device *dev = trans->dev; in iwl_pcie_alloc_rxq_dma()
699 bool use_rx_td = (trans->trans_cfg->device_family >= in iwl_pcie_alloc_rxq_dma()
705 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_alloc_rxq_dma()
706 rxq->queue_size = trans->cfg->num_rbds; in iwl_pcie_alloc_rxq_dma()
710 free_size = iwl_pcie_free_bd_size(trans, use_rx_td); in iwl_pcie_alloc_rxq_dma()
721 if (trans->trans_cfg->mq_rx_supported) { in iwl_pcie_alloc_rxq_dma()
737 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_alloc_rxq_dma()
740 iwl_pcie_free_rxq_dma(trans, rxq); in iwl_pcie_alloc_rxq_dma()
746 static int iwl_pcie_rx_alloc(struct iwl_trans *trans) in iwl_pcie_rx_alloc() argument
748 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_alloc()
751 size_t rb_stts_size = trans->trans_cfg->device_family >= in iwl_pcie_rx_alloc()
758 trans_pcie->rxq = kcalloc(trans->num_rx_queues, sizeof(struct iwl_rxq), in iwl_pcie_rx_alloc()
780 dma_alloc_coherent(trans->dev, in iwl_pcie_rx_alloc()
781 rb_stts_size * trans->num_rx_queues, in iwl_pcie_rx_alloc()
789 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rx_alloc()
793 ret = iwl_pcie_alloc_rxq_dma(trans, rxq); in iwl_pcie_rx_alloc()
801 dma_free_coherent(trans->dev, in iwl_pcie_rx_alloc()
802 rb_stts_size * trans->num_rx_queues, in iwl_pcie_rx_alloc()
818 static void iwl_pcie_rx_hw_init(struct iwl_trans *trans, struct iwl_rxq *rxq) in iwl_pcie_rx_hw_init() argument
820 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_hw_init()
839 if (!iwl_trans_grab_nic_access(trans)) in iwl_pcie_rx_hw_init()
843 iwl_write32(trans, FH_MEM_RCSR_CHNL0_CONFIG_REG, 0); in iwl_pcie_rx_hw_init()
845 iwl_write32(trans, FH_MEM_RCSR_CHNL0_RBDCB_WPTR, 0); in iwl_pcie_rx_hw_init()
846 iwl_write32(trans, FH_MEM_RCSR_CHNL0_FLUSH_RB_REQ, 0); in iwl_pcie_rx_hw_init()
847 iwl_write32(trans, FH_RSCSR_CHNL0_RDPTR, 0); in iwl_pcie_rx_hw_init()
850 iwl_write32(trans, FH_RSCSR_CHNL0_RBDCB_WPTR_REG, 0); in iwl_pcie_rx_hw_init()
853 iwl_write32(trans, FH_RSCSR_CHNL0_RBDCB_BASE_REG, in iwl_pcie_rx_hw_init()
857 iwl_write32(trans, FH_RSCSR_CHNL0_STTS_WPTR_REG, in iwl_pcie_rx_hw_init()
868 iwl_write32(trans, FH_MEM_RCSR_CHNL0_CONFIG_REG, in iwl_pcie_rx_hw_init()
876 iwl_trans_release_nic_access(trans); in iwl_pcie_rx_hw_init()
879 iwl_write8(trans, CSR_INT_COALESCING, IWL_HOST_INT_TIMEOUT_DEF); in iwl_pcie_rx_hw_init()
882 if (trans->cfg->host_interrupt_operation_mode) in iwl_pcie_rx_hw_init()
883 iwl_set_bit(trans, CSR_INT_COALESCING, IWL_HOST_INT_OPER_MODE); in iwl_pcie_rx_hw_init()
886 static void iwl_pcie_rx_mq_hw_init(struct iwl_trans *trans) in iwl_pcie_rx_mq_hw_init() argument
888 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_mq_hw_init()
910 if (!iwl_trans_grab_nic_access(trans)) in iwl_pcie_rx_mq_hw_init()
914 iwl_write_prph_no_grab(trans, RFH_RXF_DMA_CFG, 0); in iwl_pcie_rx_mq_hw_init()
916 iwl_write_prph_no_grab(trans, RFH_RXF_RXQ_ACTIVE, 0); in iwl_pcie_rx_mq_hw_init()
918 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rx_mq_hw_init()
920 iwl_write_prph64_no_grab(trans, in iwl_pcie_rx_mq_hw_init()
924 iwl_write_prph64_no_grab(trans, in iwl_pcie_rx_mq_hw_init()
928 iwl_write_prph64_no_grab(trans, in iwl_pcie_rx_mq_hw_init()
932 iwl_write_prph_no_grab(trans, RFH_Q_FRBDCB_WIDX(i), 0); in iwl_pcie_rx_mq_hw_init()
933 iwl_write_prph_no_grab(trans, RFH_Q_FRBDCB_RIDX(i), 0); in iwl_pcie_rx_mq_hw_init()
934 iwl_write_prph_no_grab(trans, RFH_Q_URBDCB_WIDX(i), 0); in iwl_pcie_rx_mq_hw_init()
946 iwl_write_prph_no_grab(trans, RFH_RXF_DMA_CFG, in iwl_pcie_rx_mq_hw_init()
957 iwl_write_prph_no_grab(trans, RFH_GEN_CFG, in iwl_pcie_rx_mq_hw_init()
962 trans->trans_cfg->integrated ? in iwl_pcie_rx_mq_hw_init()
966 iwl_write_prph_no_grab(trans, RFH_RXF_RXQ_ACTIVE, enabled); in iwl_pcie_rx_mq_hw_init()
968 iwl_trans_release_nic_access(trans); in iwl_pcie_rx_mq_hw_init()
971 iwl_write8(trans, CSR_INT_COALESCING, IWL_HOST_INT_TIMEOUT_DEF); in iwl_pcie_rx_mq_hw_init()
984 static int iwl_pcie_rx_handle(struct iwl_trans *trans, int queue, int budget);
990 struct iwl_trans *trans; in iwl_pcie_napi_poll() local
994 trans = trans_pcie->trans; in iwl_pcie_napi_poll()
996 ret = iwl_pcie_rx_handle(trans, rxq->id, budget); in iwl_pcie_napi_poll()
998 IWL_DEBUG_ISR(trans, "[%d] handled %d, budget %d\n", in iwl_pcie_napi_poll()
1003 if (test_bit(STATUS_INT_ENABLED, &trans->status)) in iwl_pcie_napi_poll()
1004 _iwl_enable_interrupts(trans); in iwl_pcie_napi_poll()
1017 struct iwl_trans *trans; in iwl_pcie_napi_poll_msix() local
1021 trans = trans_pcie->trans; in iwl_pcie_napi_poll_msix()
1023 ret = iwl_pcie_rx_handle(trans, rxq->id, budget); in iwl_pcie_napi_poll_msix()
1024 IWL_DEBUG_ISR(trans, "[%d] handled %d, budget %d\n", rxq->id, ret, in iwl_pcie_napi_poll_msix()
1036 iwl_pcie_clear_irq(trans, irq_line); in iwl_pcie_napi_poll_msix()
1045 static int _iwl_pcie_rx_init(struct iwl_trans *trans) in _iwl_pcie_rx_init() argument
1047 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in _iwl_pcie_rx_init()
1053 err = iwl_pcie_rx_alloc(trans); in _iwl_pcie_rx_init()
1069 iwl_pcie_free_rbs_pool(trans); in _iwl_pcie_rx_init()
1074 for (i = 0; i < trans->num_rx_queues; i++) { in _iwl_pcie_rx_init()
1087 (trans->trans_cfg->device_family >= in _iwl_pcie_rx_init()
1109 queue_size = trans->trans_cfg->mq_rx_supported ? in _iwl_pcie_rx_init()
1111 allocator_pool_size = trans->num_rx_queues * in _iwl_pcie_rx_init()
1127 iwl_pcie_rxq_alloc_rbs(trans, GFP_KERNEL, def_rxq); in _iwl_pcie_rx_init()
1132 int iwl_pcie_rx_init(struct iwl_trans *trans) in iwl_pcie_rx_init() argument
1134 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_init()
1135 int ret = _iwl_pcie_rx_init(trans); in iwl_pcie_rx_init()
1140 if (trans->trans_cfg->mq_rx_supported) in iwl_pcie_rx_init()
1141 iwl_pcie_rx_mq_hw_init(trans); in iwl_pcie_rx_init()
1143 iwl_pcie_rx_hw_init(trans, trans_pcie->rxq); in iwl_pcie_rx_init()
1145 iwl_pcie_rxq_restock(trans, trans_pcie->rxq); in iwl_pcie_rx_init()
1148 iwl_pcie_rxq_inc_wr_ptr(trans, trans_pcie->rxq); in iwl_pcie_rx_init()
1154 int iwl_pcie_gen2_rx_init(struct iwl_trans *trans) in iwl_pcie_gen2_rx_init() argument
1157 iwl_write8(trans, CSR_INT_COALESCING, IWL_HOST_INT_TIMEOUT_DEF); in iwl_pcie_gen2_rx_init()
1163 return _iwl_pcie_rx_init(trans); in iwl_pcie_gen2_rx_init()
1166 void iwl_pcie_rx_free(struct iwl_trans *trans) in iwl_pcie_rx_free() argument
1168 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_free()
1171 size_t rb_stts_size = trans->trans_cfg->device_family >= in iwl_pcie_rx_free()
1180 IWL_DEBUG_INFO(trans, "Free NULL rx context\n"); in iwl_pcie_rx_free()
1186 iwl_pcie_free_rbs_pool(trans); in iwl_pcie_rx_free()
1189 dma_free_coherent(trans->dev, in iwl_pcie_rx_free()
1190 rb_stts_size * trans->num_rx_queues, in iwl_pcie_rx_free()
1197 for (i = 0; i < trans->num_rx_queues; i++) { in iwl_pcie_rx_free()
1200 iwl_pcie_free_rxq_dma(trans, rxq); in iwl_pcie_rx_free()
1229 static void iwl_pcie_rx_reuse_rbd(struct iwl_trans *trans, in iwl_pcie_rx_reuse_rbd() argument
1233 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_reuse_rbd()
1261 static void iwl_pcie_rx_handle_rb(struct iwl_trans *trans, in iwl_pcie_rx_handle_rb() argument
1267 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_handle_rb()
1268 struct iwl_txq *txq = trans->txqs.txq[trans->txqs.cmd.q_id]; in iwl_pcie_rx_handle_rb()
1276 dma_unmap_page(trans->dev, rxb->page_dma, max_len, DMA_FROM_DEVICE); in iwl_pcie_rx_handle_rb()
1293 IWL_DEBUG_RX(trans, in iwl_pcie_rx_handle_rb()
1306 IWL_DEBUG_RX(trans, in iwl_pcie_rx_handle_rb()
1309 iwl_get_cmd_string(trans, in iwl_pcie_rx_handle_rb()
1325 trace_iwlwifi_dev_rx(trans->dev, trans, pkt, len); in iwl_pcie_rx_handle_rb()
1326 trace_iwlwifi_dev_rx_data(trans->dev, trans, pkt, len); in iwl_pcie_rx_handle_rb()
1348 iwl_op_mode_rx(trans->op_mode, &rxq->napi, in iwl_pcie_rx_handle_rb()
1351 iwl_op_mode_rx_rss(trans->op_mode, &rxq->napi, in iwl_pcie_rx_handle_rb()
1372 iwl_pcie_hcmd_complete(trans, &rxcb); in iwl_pcie_rx_handle_rb()
1374 IWL_WARN(trans, "Claim null rxb?\n"); in iwl_pcie_rx_handle_rb()
1378 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) in iwl_pcie_rx_handle_rb()
1393 dma_map_page(trans->dev, rxb->page, rxb->offset, in iwl_pcie_rx_handle_rb()
1396 if (dma_mapping_error(trans->dev, rxb->page_dma)) { in iwl_pcie_rx_handle_rb()
1404 iwl_pcie_rx_reuse_rbd(trans, rxb, rxq, emergency); in iwl_pcie_rx_handle_rb()
1410 iwl_pcie_rx_reuse_rbd(trans, rxb, rxq, emergency); in iwl_pcie_rx_handle_rb()
1413 static struct iwl_rx_mem_buffer *iwl_pcie_get_rxb(struct iwl_trans *trans, in iwl_pcie_get_rxb() argument
1417 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_get_rxb()
1423 if (!trans->trans_cfg->mq_rx_supported) { in iwl_pcie_get_rxb()
1429 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_AX210) { in iwl_pcie_get_rxb()
1443 IWL_DEBUG_RX(trans, "Got virtual RB ID %u\n", (u32)rxb->vid); in iwl_pcie_get_rxb()
1451 iwl_force_nmi(trans); in iwl_pcie_get_rxb()
1458 static int iwl_pcie_rx_handle(struct iwl_trans *trans, int queue, int budget) in iwl_pcie_rx_handle() argument
1460 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_rx_handle()
1474 r = le16_to_cpu(iwl_get_closed_rb_stts(trans, rxq)) & 0x0FFF; in iwl_pcie_rx_handle()
1482 IWL_DEBUG_RX(trans, "Q %d: HW = SW = %d\n", rxq->id, r); in iwl_pcie_rx_handle()
1497 IWL_DEBUG_TPT(trans, in iwl_pcie_rx_handle()
1502 IWL_DEBUG_RX(trans, "Q %d: HW = %d, SW = %d\n", rxq->id, r, i); in iwl_pcie_rx_handle()
1504 rxb = iwl_pcie_get_rxb(trans, rxq, i, &join); in iwl_pcie_rx_handle()
1525 iwl_pcie_rx_handle_rb(trans, rxq, rxb, emergency, i); in iwl_pcie_rx_handle()
1538 iwl_pcie_rx_allocator_get(trans, rxq); in iwl_pcie_rx_handle()
1548 IWL_DEBUG_TPT(trans, in iwl_pcie_rx_handle()
1556 iwl_pcie_rxq_alloc_rbs(trans, GFP_ATOMIC, rxq); in iwl_pcie_rx_handle()
1557 iwl_pcie_rxq_restock(trans, rxq); in iwl_pcie_rx_handle()
1580 iwl_pcie_rxq_alloc_rbs(trans, GFP_ATOMIC, rxq); in iwl_pcie_rx_handle()
1582 iwl_pcie_rxq_restock(trans, rxq); in iwl_pcie_rx_handle()
1603 struct iwl_trans *trans = trans_pcie->trans; in iwl_pcie_irq_rx_msix_handler() local
1606 trace_iwlwifi_dev_irq_msix(trans->dev, entry, false, 0, 0); in iwl_pcie_irq_rx_msix_handler()
1608 if (WARN_ON(entry->entry >= trans->num_rx_queues)) in iwl_pcie_irq_rx_msix_handler()
1616 lock_map_acquire(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_rx_msix_handler()
1617 IWL_DEBUG_ISR(trans, "[%d] Got interrupt\n", entry->entry); in iwl_pcie_irq_rx_msix_handler()
1623 iwl_pcie_clear_irq(trans, entry->entry); in iwl_pcie_irq_rx_msix_handler()
1626 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_rx_msix_handler()
1634 static void iwl_pcie_irq_handle_error(struct iwl_trans *trans) in iwl_pcie_irq_handle_error() argument
1639 if (trans->cfg->internal_wimax_coex && in iwl_pcie_irq_handle_error()
1640 !trans->cfg->apmg_not_supported && in iwl_pcie_irq_handle_error()
1641 (!(iwl_read_prph(trans, APMG_CLK_CTRL_REG) & in iwl_pcie_irq_handle_error()
1643 (iwl_read_prph(trans, APMG_PS_CTRL_REG) & in iwl_pcie_irq_handle_error()
1645 clear_bit(STATUS_SYNC_HCMD_ACTIVE, &trans->status); in iwl_pcie_irq_handle_error()
1646 iwl_op_mode_wimax_active(trans->op_mode); in iwl_pcie_irq_handle_error()
1647 wake_up(&trans->wait_command_queue); in iwl_pcie_irq_handle_error()
1651 for (i = 0; i < trans->trans_cfg->base_params->num_of_queues; i++) { in iwl_pcie_irq_handle_error()
1652 if (!trans->txqs.txq[i]) in iwl_pcie_irq_handle_error()
1654 del_timer(&trans->txqs.txq[i]->stuck_timer); in iwl_pcie_irq_handle_error()
1659 iwl_trans_fw_error(trans, false); in iwl_pcie_irq_handle_error()
1661 clear_bit(STATUS_SYNC_HCMD_ACTIVE, &trans->status); in iwl_pcie_irq_handle_error()
1662 wake_up(&trans->wait_command_queue); in iwl_pcie_irq_handle_error()
1665 static u32 iwl_pcie_int_cause_non_ict(struct iwl_trans *trans) in iwl_pcie_int_cause_non_ict() argument
1669 lockdep_assert_held(&IWL_TRANS_GET_PCIE_TRANS(trans)->irq_lock); in iwl_pcie_int_cause_non_ict()
1671 trace_iwlwifi_dev_irq(trans->dev); in iwl_pcie_int_cause_non_ict()
1674 inta = iwl_read32(trans, CSR_INT); in iwl_pcie_int_cause_non_ict()
1693 static u32 iwl_pcie_int_cause_ict(struct iwl_trans *trans) in iwl_pcie_int_cause_ict() argument
1695 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_int_cause_ict()
1700 trace_iwlwifi_dev_irq(trans->dev); in iwl_pcie_int_cause_ict()
1706 trace_iwlwifi_dev_ict_read(trans->dev, trans_pcie->ict_index, read); in iwl_pcie_int_cause_ict()
1716 IWL_DEBUG_ISR(trans, "ICT index %d value 0x%08X\n", in iwl_pcie_int_cause_ict()
1723 trace_iwlwifi_dev_ict_read(trans->dev, trans_pcie->ict_index, in iwl_pcie_int_cause_ict()
1745 void iwl_pcie_handle_rfkill_irq(struct iwl_trans *trans) in iwl_pcie_handle_rfkill_irq() argument
1747 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_handle_rfkill_irq()
1752 prev = test_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1753 hw_rfkill = iwl_is_rfkill_set(trans); in iwl_pcie_handle_rfkill_irq()
1755 set_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1756 set_bit(STATUS_RFKILL_HW, &trans->status); in iwl_pcie_handle_rfkill_irq()
1761 report = test_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1763 IWL_WARN(trans, "RF_KILL bit toggled to %s.\n", in iwl_pcie_handle_rfkill_irq()
1769 iwl_trans_pcie_rf_kill(trans, report); in iwl_pcie_handle_rfkill_irq()
1774 &trans->status)) in iwl_pcie_handle_rfkill_irq()
1775 IWL_DEBUG_RF_KILL(trans, in iwl_pcie_handle_rfkill_irq()
1777 wake_up(&trans->wait_command_queue); in iwl_pcie_handle_rfkill_irq()
1779 clear_bit(STATUS_RFKILL_HW, &trans->status); in iwl_pcie_handle_rfkill_irq()
1781 clear_bit(STATUS_RFKILL_OPMODE, &trans->status); in iwl_pcie_handle_rfkill_irq()
1787 struct iwl_trans *trans = dev_id; in iwl_pcie_irq_handler() local
1788 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_irq_handler()
1794 lock_map_acquire(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_handler()
1802 inta = iwl_pcie_int_cause_ict(trans); in iwl_pcie_irq_handler()
1804 inta = iwl_pcie_int_cause_non_ict(trans); in iwl_pcie_irq_handler()
1807 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_handler()
1810 iwl_read32(trans, CSR_INT_MASK), in iwl_pcie_irq_handler()
1811 iwl_read32(trans, CSR_FH_INT_STATUS)); in iwl_pcie_irq_handler()
1813 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_handler()
1826 IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n"); in iwl_pcie_irq_handler()
1831 if (test_bit(STATUS_INT_ENABLED, &trans->status)) in iwl_pcie_irq_handler()
1832 _iwl_enable_interrupts(trans); in iwl_pcie_irq_handler()
1834 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_handler()
1843 IWL_WARN(trans, "HARDWARE GONE?? INTA == 0x%08x\n", inta); in iwl_pcie_irq_handler()
1859 iwl_write32(trans, CSR_INT, inta | ~trans_pcie->inta_mask); in iwl_pcie_irq_handler()
1862 IWL_DEBUG_ISR(trans, "inta 0x%08x, enabled 0x%08x\n", in iwl_pcie_irq_handler()
1863 inta, iwl_read32(trans, CSR_INT_MASK)); in iwl_pcie_irq_handler()
1869 IWL_ERR(trans, "Hardware error detected. Restarting.\n"); in iwl_pcie_irq_handler()
1872 iwl_disable_interrupts(trans); in iwl_pcie_irq_handler()
1875 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_handler()
1884 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_handler()
1891 IWL_DEBUG_ISR(trans, "Alive interrupt\n"); in iwl_pcie_irq_handler()
1893 if (trans->trans_cfg->gen2) { in iwl_pcie_irq_handler()
1898 iwl_pcie_rxmq_restock(trans, trans_pcie->rxq); in iwl_pcie_irq_handler()
1909 iwl_pcie_handle_rfkill_irq(trans); in iwl_pcie_irq_handler()
1915 IWL_ERR(trans, "Microcode CT kill error detected.\n"); in iwl_pcie_irq_handler()
1922 IWL_ERR(trans, "Microcode SW error detected. " in iwl_pcie_irq_handler()
1925 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_handler()
1931 IWL_DEBUG_ISR(trans, "Wakeup interrupt\n"); in iwl_pcie_irq_handler()
1932 iwl_pcie_rxq_check_wrptr(trans); in iwl_pcie_irq_handler()
1933 iwl_pcie_txq_check_wrptrs(trans); in iwl_pcie_irq_handler()
1945 IWL_DEBUG_ISR(trans, "Rx interrupt\n"); in iwl_pcie_irq_handler()
1948 iwl_write32(trans, CSR_FH_INT_STATUS, in iwl_pcie_irq_handler()
1953 iwl_write32(trans, in iwl_pcie_irq_handler()
1968 iwl_write8(trans, CSR_INT_PERIODIC_REG, in iwl_pcie_irq_handler()
1979 iwl_write8(trans, CSR_INT_PERIODIC_REG, in iwl_pcie_irq_handler()
1994 iwl_write32(trans, CSR_FH_INT_STATUS, CSR_FH_INT_TX_MASK); in iwl_pcie_irq_handler()
1995 IWL_DEBUG_ISR(trans, "uCode load interrupt\n"); in iwl_pcie_irq_handler()
2004 IWL_ERR(trans, "Unhandled INTA bits 0x%08x\n", inta & ~handled); in iwl_pcie_irq_handler()
2009 IWL_WARN(trans, "Disabled INTA bits 0x%08x were pending\n", in iwl_pcie_irq_handler()
2016 if (test_bit(STATUS_INT_ENABLED, &trans->status)) in iwl_pcie_irq_handler()
2017 _iwl_enable_interrupts(trans); in iwl_pcie_irq_handler()
2020 iwl_enable_fw_load_int(trans); in iwl_pcie_irq_handler()
2023 iwl_enable_rfkill_int(trans); in iwl_pcie_irq_handler()
2026 iwl_enable_fw_load_int_ctx_info(trans); in iwl_pcie_irq_handler()
2031 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_handler()
2042 void iwl_pcie_free_ict(struct iwl_trans *trans) in iwl_pcie_free_ict() argument
2044 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_free_ict()
2047 dma_free_coherent(trans->dev, ICT_SIZE, in iwl_pcie_free_ict()
2060 int iwl_pcie_alloc_ict(struct iwl_trans *trans) in iwl_pcie_alloc_ict() argument
2062 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_alloc_ict()
2065 dma_alloc_coherent(trans->dev, ICT_SIZE, in iwl_pcie_alloc_ict()
2072 iwl_pcie_free_ict(trans); in iwl_pcie_alloc_ict()
2082 void iwl_pcie_reset_ict(struct iwl_trans *trans) in iwl_pcie_reset_ict() argument
2084 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_reset_ict()
2091 _iwl_disable_interrupts(trans); in iwl_pcie_reset_ict()
2101 IWL_DEBUG_ISR(trans, "CSR_DRAM_INT_TBL_REG =0x%x\n", val); in iwl_pcie_reset_ict()
2103 iwl_write32(trans, CSR_DRAM_INT_TBL_REG, val); in iwl_pcie_reset_ict()
2106 iwl_write32(trans, CSR_INT, trans_pcie->inta_mask); in iwl_pcie_reset_ict()
2107 _iwl_enable_interrupts(trans); in iwl_pcie_reset_ict()
2112 void iwl_pcie_disable_ict(struct iwl_trans *trans) in iwl_pcie_disable_ict() argument
2114 struct iwl_trans_pcie *trans_pcie = IWL_TRANS_GET_PCIE_TRANS(trans); in iwl_pcie_disable_ict()
2123 struct iwl_trans *trans = data; in iwl_pcie_isr() local
2125 if (!trans) in iwl_pcie_isr()
2133 iwl_write32(trans, CSR_INT_MASK, 0x00000000); in iwl_pcie_isr()
2147 struct iwl_trans *trans = trans_pcie->trans; in iwl_pcie_irq_msix_handler() local
2160 lock_map_acquire(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_msix_handler()
2163 inta_fh = iwl_read32(trans, CSR_MSIX_FH_INT_CAUSES_AD); in iwl_pcie_irq_msix_handler()
2164 inta_hw = iwl_read32(trans, CSR_MSIX_HW_INT_CAUSES_AD); in iwl_pcie_irq_msix_handler()
2168 iwl_write32(trans, CSR_MSIX_FH_INT_CAUSES_AD, inta_fh & inta_fh_msk); in iwl_pcie_irq_msix_handler()
2169 iwl_write32(trans, CSR_MSIX_HW_INT_CAUSES_AD, inta_hw); in iwl_pcie_irq_msix_handler()
2172 trace_iwlwifi_dev_irq_msix(trans->dev, entry, true, inta_fh, inta_hw); in iwl_pcie_irq_msix_handler()
2175 IWL_DEBUG_ISR(trans, "Ignore interrupt, inta == 0\n"); in iwl_pcie_irq_msix_handler()
2176 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_msix_handler()
2181 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2184 iwl_read32(trans, CSR_MSIX_FH_INT_MASK_AD)); in iwl_pcie_irq_msix_handler()
2186 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2215 IWL_DEBUG_ISR(trans, "uCode load interrupt\n"); in iwl_pcie_irq_msix_handler()
2225 if (trans->trans_cfg->device_family >= IWL_DEVICE_FAMILY_BZ) in iwl_pcie_irq_msix_handler()
2232 IWL_ERR(trans, in iwl_pcie_irq_msix_handler()
2241 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_msix_handler()
2247 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2250 iwl_read32(trans, CSR_MSIX_HW_INT_MASK_AD)); in iwl_pcie_irq_msix_handler()
2252 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2261 IWL_DEBUG_ISR(trans, "Alive interrupt\n"); in iwl_pcie_irq_msix_handler()
2263 if (trans->trans_cfg->gen2) { in iwl_pcie_irq_msix_handler()
2265 iwl_pcie_rxmq_restock(trans, trans_pcie->rxq); in iwl_pcie_irq_msix_handler()
2274 IWL_DEBUG_ISR(trans, in iwl_pcie_irq_msix_handler()
2281 IWL_DEBUG_ISR(trans, "Wakeup interrupt\n"); in iwl_pcie_irq_msix_handler()
2282 iwl_pcie_rxq_check_wrptr(trans); in iwl_pcie_irq_msix_handler()
2283 iwl_pcie_txq_check_wrptrs(trans); in iwl_pcie_irq_msix_handler()
2291 IWL_ERR(trans, "Microcode CT kill error detected.\n"); in iwl_pcie_irq_msix_handler()
2297 iwl_pcie_handle_rfkill_irq(trans); in iwl_pcie_irq_msix_handler()
2300 IWL_ERR(trans, in iwl_pcie_irq_msix_handler()
2304 trans->dbg.hw_error = true; in iwl_pcie_irq_msix_handler()
2305 iwl_pcie_irq_handle_error(trans); in iwl_pcie_irq_msix_handler()
2309 IWL_DEBUG_ISR(trans, "Reset flow completed\n"); in iwl_pcie_irq_msix_handler()
2315 iwl_pcie_clear_irq(trans, entry->entry); in iwl_pcie_irq_msix_handler()
2317 lock_map_release(&trans->sync_cmd_lockdep_map); in iwl_pcie_irq_msix_handler()