Lines Matching refs:res
204 union qcom_pcie_resources res; member
250 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_get_resources_2_1_0() local
255 res->supplies[0].supply = "vdda"; in qcom_pcie_get_resources_2_1_0()
256 res->supplies[1].supply = "vdda_phy"; in qcom_pcie_get_resources_2_1_0()
257 res->supplies[2].supply = "vdda_refclk"; in qcom_pcie_get_resources_2_1_0()
258 ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(res->supplies), in qcom_pcie_get_resources_2_1_0()
259 res->supplies); in qcom_pcie_get_resources_2_1_0()
263 res->clks[0].id = "iface"; in qcom_pcie_get_resources_2_1_0()
264 res->clks[1].id = "core"; in qcom_pcie_get_resources_2_1_0()
265 res->clks[2].id = "phy"; in qcom_pcie_get_resources_2_1_0()
266 res->clks[3].id = "aux"; in qcom_pcie_get_resources_2_1_0()
267 res->clks[4].id = "ref"; in qcom_pcie_get_resources_2_1_0()
270 ret = devm_clk_bulk_get(dev, 3, res->clks); in qcom_pcie_get_resources_2_1_0()
275 ret = devm_clk_bulk_get_optional(dev, 2, res->clks + 3); in qcom_pcie_get_resources_2_1_0()
279 res->pci_reset = devm_reset_control_get_exclusive(dev, "pci"); in qcom_pcie_get_resources_2_1_0()
280 if (IS_ERR(res->pci_reset)) in qcom_pcie_get_resources_2_1_0()
281 return PTR_ERR(res->pci_reset); in qcom_pcie_get_resources_2_1_0()
283 res->axi_reset = devm_reset_control_get_exclusive(dev, "axi"); in qcom_pcie_get_resources_2_1_0()
284 if (IS_ERR(res->axi_reset)) in qcom_pcie_get_resources_2_1_0()
285 return PTR_ERR(res->axi_reset); in qcom_pcie_get_resources_2_1_0()
287 res->ahb_reset = devm_reset_control_get_exclusive(dev, "ahb"); in qcom_pcie_get_resources_2_1_0()
288 if (IS_ERR(res->ahb_reset)) in qcom_pcie_get_resources_2_1_0()
289 return PTR_ERR(res->ahb_reset); in qcom_pcie_get_resources_2_1_0()
291 res->por_reset = devm_reset_control_get_exclusive(dev, "por"); in qcom_pcie_get_resources_2_1_0()
292 if (IS_ERR(res->por_reset)) in qcom_pcie_get_resources_2_1_0()
293 return PTR_ERR(res->por_reset); in qcom_pcie_get_resources_2_1_0()
295 res->ext_reset = devm_reset_control_get_optional_exclusive(dev, "ext"); in qcom_pcie_get_resources_2_1_0()
296 if (IS_ERR(res->ext_reset)) in qcom_pcie_get_resources_2_1_0()
297 return PTR_ERR(res->ext_reset); in qcom_pcie_get_resources_2_1_0()
299 res->phy_reset = devm_reset_control_get_exclusive(dev, "phy"); in qcom_pcie_get_resources_2_1_0()
300 return PTR_ERR_OR_ZERO(res->phy_reset); in qcom_pcie_get_resources_2_1_0()
305 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_deinit_2_1_0() local
307 clk_bulk_disable_unprepare(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_deinit_2_1_0()
308 reset_control_assert(res->pci_reset); in qcom_pcie_deinit_2_1_0()
309 reset_control_assert(res->axi_reset); in qcom_pcie_deinit_2_1_0()
310 reset_control_assert(res->ahb_reset); in qcom_pcie_deinit_2_1_0()
311 reset_control_assert(res->por_reset); in qcom_pcie_deinit_2_1_0()
312 reset_control_assert(res->ext_reset); in qcom_pcie_deinit_2_1_0()
313 reset_control_assert(res->phy_reset); in qcom_pcie_deinit_2_1_0()
317 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_deinit_2_1_0()
322 struct qcom_pcie_resources_2_1_0 *res = &pcie->res.v2_1_0; in qcom_pcie_init_2_1_0() local
330 reset_control_assert(res->pci_reset); in qcom_pcie_init_2_1_0()
331 reset_control_assert(res->axi_reset); in qcom_pcie_init_2_1_0()
332 reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_1_0()
333 reset_control_assert(res->por_reset); in qcom_pcie_init_2_1_0()
334 reset_control_assert(res->ext_reset); in qcom_pcie_init_2_1_0()
335 reset_control_assert(res->phy_reset); in qcom_pcie_init_2_1_0()
339 ret = regulator_bulk_enable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_1_0()
345 ret = reset_control_deassert(res->ahb_reset); in qcom_pcie_init_2_1_0()
351 ret = reset_control_deassert(res->ext_reset); in qcom_pcie_init_2_1_0()
357 ret = reset_control_deassert(res->phy_reset); in qcom_pcie_init_2_1_0()
363 ret = reset_control_deassert(res->pci_reset); in qcom_pcie_init_2_1_0()
369 ret = reset_control_deassert(res->por_reset); in qcom_pcie_init_2_1_0()
375 ret = reset_control_deassert(res->axi_reset); in qcom_pcie_init_2_1_0()
381 ret = clk_bulk_prepare_enable(ARRAY_SIZE(res->clks), res->clks); in qcom_pcie_init_2_1_0()
430 reset_control_assert(res->axi_reset); in qcom_pcie_init_2_1_0()
432 reset_control_assert(res->por_reset); in qcom_pcie_init_2_1_0()
434 reset_control_assert(res->pci_reset); in qcom_pcie_init_2_1_0()
436 reset_control_assert(res->phy_reset); in qcom_pcie_init_2_1_0()
438 reset_control_assert(res->ext_reset); in qcom_pcie_init_2_1_0()
440 reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_1_0()
442 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_1_0()
449 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_get_resources_1_0_0() local
453 res->vdda = devm_regulator_get(dev, "vdda"); in qcom_pcie_get_resources_1_0_0()
454 if (IS_ERR(res->vdda)) in qcom_pcie_get_resources_1_0_0()
455 return PTR_ERR(res->vdda); in qcom_pcie_get_resources_1_0_0()
457 res->iface = devm_clk_get(dev, "iface"); in qcom_pcie_get_resources_1_0_0()
458 if (IS_ERR(res->iface)) in qcom_pcie_get_resources_1_0_0()
459 return PTR_ERR(res->iface); in qcom_pcie_get_resources_1_0_0()
461 res->aux = devm_clk_get(dev, "aux"); in qcom_pcie_get_resources_1_0_0()
462 if (IS_ERR(res->aux)) in qcom_pcie_get_resources_1_0_0()
463 return PTR_ERR(res->aux); in qcom_pcie_get_resources_1_0_0()
465 res->master_bus = devm_clk_get(dev, "master_bus"); in qcom_pcie_get_resources_1_0_0()
466 if (IS_ERR(res->master_bus)) in qcom_pcie_get_resources_1_0_0()
467 return PTR_ERR(res->master_bus); in qcom_pcie_get_resources_1_0_0()
469 res->slave_bus = devm_clk_get(dev, "slave_bus"); in qcom_pcie_get_resources_1_0_0()
470 if (IS_ERR(res->slave_bus)) in qcom_pcie_get_resources_1_0_0()
471 return PTR_ERR(res->slave_bus); in qcom_pcie_get_resources_1_0_0()
473 res->core = devm_reset_control_get_exclusive(dev, "core"); in qcom_pcie_get_resources_1_0_0()
474 return PTR_ERR_OR_ZERO(res->core); in qcom_pcie_get_resources_1_0_0()
479 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_deinit_1_0_0() local
481 reset_control_assert(res->core); in qcom_pcie_deinit_1_0_0()
482 clk_disable_unprepare(res->slave_bus); in qcom_pcie_deinit_1_0_0()
483 clk_disable_unprepare(res->master_bus); in qcom_pcie_deinit_1_0_0()
484 clk_disable_unprepare(res->iface); in qcom_pcie_deinit_1_0_0()
485 clk_disable_unprepare(res->aux); in qcom_pcie_deinit_1_0_0()
486 regulator_disable(res->vdda); in qcom_pcie_deinit_1_0_0()
491 struct qcom_pcie_resources_1_0_0 *res = &pcie->res.v1_0_0; in qcom_pcie_init_1_0_0() local
496 ret = reset_control_deassert(res->core); in qcom_pcie_init_1_0_0()
502 ret = clk_prepare_enable(res->aux); in qcom_pcie_init_1_0_0()
508 ret = clk_prepare_enable(res->iface); in qcom_pcie_init_1_0_0()
514 ret = clk_prepare_enable(res->master_bus); in qcom_pcie_init_1_0_0()
520 ret = clk_prepare_enable(res->slave_bus); in qcom_pcie_init_1_0_0()
526 ret = regulator_enable(res->vdda); in qcom_pcie_init_1_0_0()
544 clk_disable_unprepare(res->slave_bus); in qcom_pcie_init_1_0_0()
546 clk_disable_unprepare(res->master_bus); in qcom_pcie_init_1_0_0()
548 clk_disable_unprepare(res->iface); in qcom_pcie_init_1_0_0()
550 clk_disable_unprepare(res->aux); in qcom_pcie_init_1_0_0()
552 reset_control_assert(res->core); in qcom_pcie_init_1_0_0()
569 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_get_resources_2_3_2() local
574 res->supplies[0].supply = "vdda"; in qcom_pcie_get_resources_2_3_2()
575 res->supplies[1].supply = "vddpe-3v3"; in qcom_pcie_get_resources_2_3_2()
576 ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(res->supplies), in qcom_pcie_get_resources_2_3_2()
577 res->supplies); in qcom_pcie_get_resources_2_3_2()
581 res->aux_clk = devm_clk_get(dev, "aux"); in qcom_pcie_get_resources_2_3_2()
582 if (IS_ERR(res->aux_clk)) in qcom_pcie_get_resources_2_3_2()
583 return PTR_ERR(res->aux_clk); in qcom_pcie_get_resources_2_3_2()
585 res->cfg_clk = devm_clk_get(dev, "cfg"); in qcom_pcie_get_resources_2_3_2()
586 if (IS_ERR(res->cfg_clk)) in qcom_pcie_get_resources_2_3_2()
587 return PTR_ERR(res->cfg_clk); in qcom_pcie_get_resources_2_3_2()
589 res->master_clk = devm_clk_get(dev, "bus_master"); in qcom_pcie_get_resources_2_3_2()
590 if (IS_ERR(res->master_clk)) in qcom_pcie_get_resources_2_3_2()
591 return PTR_ERR(res->master_clk); in qcom_pcie_get_resources_2_3_2()
593 res->slave_clk = devm_clk_get(dev, "bus_slave"); in qcom_pcie_get_resources_2_3_2()
594 if (IS_ERR(res->slave_clk)) in qcom_pcie_get_resources_2_3_2()
595 return PTR_ERR(res->slave_clk); in qcom_pcie_get_resources_2_3_2()
597 res->pipe_clk = devm_clk_get(dev, "pipe"); in qcom_pcie_get_resources_2_3_2()
598 return PTR_ERR_OR_ZERO(res->pipe_clk); in qcom_pcie_get_resources_2_3_2()
603 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_deinit_2_3_2() local
605 clk_disable_unprepare(res->slave_clk); in qcom_pcie_deinit_2_3_2()
606 clk_disable_unprepare(res->master_clk); in qcom_pcie_deinit_2_3_2()
607 clk_disable_unprepare(res->cfg_clk); in qcom_pcie_deinit_2_3_2()
608 clk_disable_unprepare(res->aux_clk); in qcom_pcie_deinit_2_3_2()
610 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_deinit_2_3_2()
615 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_post_deinit_2_3_2() local
617 clk_disable_unprepare(res->pipe_clk); in qcom_pcie_post_deinit_2_3_2()
622 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_init_2_3_2() local
628 ret = regulator_bulk_enable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_3_2()
634 ret = clk_prepare_enable(res->aux_clk); in qcom_pcie_init_2_3_2()
640 ret = clk_prepare_enable(res->cfg_clk); in qcom_pcie_init_2_3_2()
646 ret = clk_prepare_enable(res->master_clk); in qcom_pcie_init_2_3_2()
652 ret = clk_prepare_enable(res->slave_clk); in qcom_pcie_init_2_3_2()
682 clk_disable_unprepare(res->master_clk); in qcom_pcie_init_2_3_2()
684 clk_disable_unprepare(res->cfg_clk); in qcom_pcie_init_2_3_2()
686 clk_disable_unprepare(res->aux_clk); in qcom_pcie_init_2_3_2()
689 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_3_2()
696 struct qcom_pcie_resources_2_3_2 *res = &pcie->res.v2_3_2; in qcom_pcie_post_init_2_3_2() local
701 ret = clk_prepare_enable(res->pipe_clk); in qcom_pcie_post_init_2_3_2()
712 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_get_resources_2_4_0() local
718 res->clks[0].id = "aux"; in qcom_pcie_get_resources_2_4_0()
719 res->clks[1].id = "master_bus"; in qcom_pcie_get_resources_2_4_0()
720 res->clks[2].id = "slave_bus"; in qcom_pcie_get_resources_2_4_0()
721 res->clks[3].id = "iface"; in qcom_pcie_get_resources_2_4_0()
724 res->num_clks = is_ipq ? 3 : 4; in qcom_pcie_get_resources_2_4_0()
726 ret = devm_clk_bulk_get(dev, res->num_clks, res->clks); in qcom_pcie_get_resources_2_4_0()
730 res->axi_m_reset = devm_reset_control_get_exclusive(dev, "axi_m"); in qcom_pcie_get_resources_2_4_0()
731 if (IS_ERR(res->axi_m_reset)) in qcom_pcie_get_resources_2_4_0()
732 return PTR_ERR(res->axi_m_reset); in qcom_pcie_get_resources_2_4_0()
734 res->axi_s_reset = devm_reset_control_get_exclusive(dev, "axi_s"); in qcom_pcie_get_resources_2_4_0()
735 if (IS_ERR(res->axi_s_reset)) in qcom_pcie_get_resources_2_4_0()
736 return PTR_ERR(res->axi_s_reset); in qcom_pcie_get_resources_2_4_0()
743 res->pipe_reset = devm_reset_control_get_exclusive(dev, "pipe"); in qcom_pcie_get_resources_2_4_0()
744 if (IS_ERR(res->pipe_reset)) in qcom_pcie_get_resources_2_4_0()
745 return PTR_ERR(res->pipe_reset); in qcom_pcie_get_resources_2_4_0()
747 res->axi_m_vmid_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
749 if (IS_ERR(res->axi_m_vmid_reset)) in qcom_pcie_get_resources_2_4_0()
750 return PTR_ERR(res->axi_m_vmid_reset); in qcom_pcie_get_resources_2_4_0()
752 res->axi_s_xpu_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
754 if (IS_ERR(res->axi_s_xpu_reset)) in qcom_pcie_get_resources_2_4_0()
755 return PTR_ERR(res->axi_s_xpu_reset); in qcom_pcie_get_resources_2_4_0()
757 res->parf_reset = devm_reset_control_get_exclusive(dev, "parf"); in qcom_pcie_get_resources_2_4_0()
758 if (IS_ERR(res->parf_reset)) in qcom_pcie_get_resources_2_4_0()
759 return PTR_ERR(res->parf_reset); in qcom_pcie_get_resources_2_4_0()
761 res->phy_reset = devm_reset_control_get_exclusive(dev, "phy"); in qcom_pcie_get_resources_2_4_0()
762 if (IS_ERR(res->phy_reset)) in qcom_pcie_get_resources_2_4_0()
763 return PTR_ERR(res->phy_reset); in qcom_pcie_get_resources_2_4_0()
766 res->axi_m_sticky_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
768 if (IS_ERR(res->axi_m_sticky_reset)) in qcom_pcie_get_resources_2_4_0()
769 return PTR_ERR(res->axi_m_sticky_reset); in qcom_pcie_get_resources_2_4_0()
771 res->pipe_sticky_reset = devm_reset_control_get_exclusive(dev, in qcom_pcie_get_resources_2_4_0()
773 if (IS_ERR(res->pipe_sticky_reset)) in qcom_pcie_get_resources_2_4_0()
774 return PTR_ERR(res->pipe_sticky_reset); in qcom_pcie_get_resources_2_4_0()
776 res->pwr_reset = devm_reset_control_get_exclusive(dev, "pwr"); in qcom_pcie_get_resources_2_4_0()
777 if (IS_ERR(res->pwr_reset)) in qcom_pcie_get_resources_2_4_0()
778 return PTR_ERR(res->pwr_reset); in qcom_pcie_get_resources_2_4_0()
780 res->ahb_reset = devm_reset_control_get_exclusive(dev, "ahb"); in qcom_pcie_get_resources_2_4_0()
781 if (IS_ERR(res->ahb_reset)) in qcom_pcie_get_resources_2_4_0()
782 return PTR_ERR(res->ahb_reset); in qcom_pcie_get_resources_2_4_0()
785 res->phy_ahb_reset = devm_reset_control_get_exclusive(dev, "phy_ahb"); in qcom_pcie_get_resources_2_4_0()
786 if (IS_ERR(res->phy_ahb_reset)) in qcom_pcie_get_resources_2_4_0()
787 return PTR_ERR(res->phy_ahb_reset); in qcom_pcie_get_resources_2_4_0()
795 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_deinit_2_4_0() local
797 reset_control_assert(res->axi_m_reset); in qcom_pcie_deinit_2_4_0()
798 reset_control_assert(res->axi_s_reset); in qcom_pcie_deinit_2_4_0()
799 reset_control_assert(res->pipe_reset); in qcom_pcie_deinit_2_4_0()
800 reset_control_assert(res->pipe_sticky_reset); in qcom_pcie_deinit_2_4_0()
801 reset_control_assert(res->phy_reset); in qcom_pcie_deinit_2_4_0()
802 reset_control_assert(res->phy_ahb_reset); in qcom_pcie_deinit_2_4_0()
803 reset_control_assert(res->axi_m_sticky_reset); in qcom_pcie_deinit_2_4_0()
804 reset_control_assert(res->pwr_reset); in qcom_pcie_deinit_2_4_0()
805 reset_control_assert(res->ahb_reset); in qcom_pcie_deinit_2_4_0()
806 clk_bulk_disable_unprepare(res->num_clks, res->clks); in qcom_pcie_deinit_2_4_0()
811 struct qcom_pcie_resources_2_4_0 *res = &pcie->res.v2_4_0; in qcom_pcie_init_2_4_0() local
817 ret = reset_control_assert(res->axi_m_reset); in qcom_pcie_init_2_4_0()
823 ret = reset_control_assert(res->axi_s_reset); in qcom_pcie_init_2_4_0()
831 ret = reset_control_assert(res->pipe_reset); in qcom_pcie_init_2_4_0()
837 ret = reset_control_assert(res->pipe_sticky_reset); in qcom_pcie_init_2_4_0()
843 ret = reset_control_assert(res->phy_reset); in qcom_pcie_init_2_4_0()
849 ret = reset_control_assert(res->phy_ahb_reset); in qcom_pcie_init_2_4_0()
857 ret = reset_control_assert(res->axi_m_sticky_reset); in qcom_pcie_init_2_4_0()
863 ret = reset_control_assert(res->pwr_reset); in qcom_pcie_init_2_4_0()
869 ret = reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_4_0()
877 ret = reset_control_deassert(res->phy_ahb_reset); in qcom_pcie_init_2_4_0()
883 ret = reset_control_deassert(res->phy_reset); in qcom_pcie_init_2_4_0()
889 ret = reset_control_deassert(res->pipe_reset); in qcom_pcie_init_2_4_0()
895 ret = reset_control_deassert(res->pipe_sticky_reset); in qcom_pcie_init_2_4_0()
903 ret = reset_control_deassert(res->axi_m_reset); in qcom_pcie_init_2_4_0()
909 ret = reset_control_deassert(res->axi_m_sticky_reset); in qcom_pcie_init_2_4_0()
915 ret = reset_control_deassert(res->axi_s_reset); in qcom_pcie_init_2_4_0()
921 ret = reset_control_deassert(res->pwr_reset); in qcom_pcie_init_2_4_0()
927 ret = reset_control_deassert(res->ahb_reset); in qcom_pcie_init_2_4_0()
935 ret = clk_bulk_prepare_enable(res->num_clks, res->clks); in qcom_pcie_init_2_4_0()
963 reset_control_assert(res->ahb_reset); in qcom_pcie_init_2_4_0()
965 reset_control_assert(res->pwr_reset); in qcom_pcie_init_2_4_0()
967 reset_control_assert(res->axi_s_reset); in qcom_pcie_init_2_4_0()
969 reset_control_assert(res->axi_m_sticky_reset); in qcom_pcie_init_2_4_0()
971 reset_control_assert(res->axi_m_reset); in qcom_pcie_init_2_4_0()
973 reset_control_assert(res->pipe_sticky_reset); in qcom_pcie_init_2_4_0()
975 reset_control_assert(res->pipe_reset); in qcom_pcie_init_2_4_0()
977 reset_control_assert(res->phy_reset); in qcom_pcie_init_2_4_0()
979 reset_control_assert(res->phy_ahb_reset); in qcom_pcie_init_2_4_0()
985 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_get_resources_2_3_3() local
993 res->iface = devm_clk_get(dev, "iface"); in qcom_pcie_get_resources_2_3_3()
994 if (IS_ERR(res->iface)) in qcom_pcie_get_resources_2_3_3()
995 return PTR_ERR(res->iface); in qcom_pcie_get_resources_2_3_3()
997 res->axi_m_clk = devm_clk_get(dev, "axi_m"); in qcom_pcie_get_resources_2_3_3()
998 if (IS_ERR(res->axi_m_clk)) in qcom_pcie_get_resources_2_3_3()
999 return PTR_ERR(res->axi_m_clk); in qcom_pcie_get_resources_2_3_3()
1001 res->axi_s_clk = devm_clk_get(dev, "axi_s"); in qcom_pcie_get_resources_2_3_3()
1002 if (IS_ERR(res->axi_s_clk)) in qcom_pcie_get_resources_2_3_3()
1003 return PTR_ERR(res->axi_s_clk); in qcom_pcie_get_resources_2_3_3()
1005 res->ahb_clk = devm_clk_get(dev, "ahb"); in qcom_pcie_get_resources_2_3_3()
1006 if (IS_ERR(res->ahb_clk)) in qcom_pcie_get_resources_2_3_3()
1007 return PTR_ERR(res->ahb_clk); in qcom_pcie_get_resources_2_3_3()
1009 res->aux_clk = devm_clk_get(dev, "aux"); in qcom_pcie_get_resources_2_3_3()
1010 if (IS_ERR(res->aux_clk)) in qcom_pcie_get_resources_2_3_3()
1011 return PTR_ERR(res->aux_clk); in qcom_pcie_get_resources_2_3_3()
1014 res->rst[i] = devm_reset_control_get(dev, rst_names[i]); in qcom_pcie_get_resources_2_3_3()
1015 if (IS_ERR(res->rst[i])) in qcom_pcie_get_resources_2_3_3()
1016 return PTR_ERR(res->rst[i]); in qcom_pcie_get_resources_2_3_3()
1024 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_deinit_2_3_3() local
1026 clk_disable_unprepare(res->iface); in qcom_pcie_deinit_2_3_3()
1027 clk_disable_unprepare(res->axi_m_clk); in qcom_pcie_deinit_2_3_3()
1028 clk_disable_unprepare(res->axi_s_clk); in qcom_pcie_deinit_2_3_3()
1029 clk_disable_unprepare(res->ahb_clk); in qcom_pcie_deinit_2_3_3()
1030 clk_disable_unprepare(res->aux_clk); in qcom_pcie_deinit_2_3_3()
1035 struct qcom_pcie_resources_2_3_3 *res = &pcie->res.v2_3_3; in qcom_pcie_init_2_3_3() local
1042 for (i = 0; i < ARRAY_SIZE(res->rst); i++) { in qcom_pcie_init_2_3_3()
1043 ret = reset_control_assert(res->rst[i]); in qcom_pcie_init_2_3_3()
1052 for (i = 0; i < ARRAY_SIZE(res->rst); i++) { in qcom_pcie_init_2_3_3()
1053 ret = reset_control_deassert(res->rst[i]); in qcom_pcie_init_2_3_3()
1067 ret = clk_prepare_enable(res->iface); in qcom_pcie_init_2_3_3()
1073 ret = clk_prepare_enable(res->axi_m_clk); in qcom_pcie_init_2_3_3()
1079 ret = clk_prepare_enable(res->axi_s_clk); in qcom_pcie_init_2_3_3()
1085 ret = clk_prepare_enable(res->ahb_clk); in qcom_pcie_init_2_3_3()
1091 ret = clk_prepare_enable(res->aux_clk); in qcom_pcie_init_2_3_3()
1126 clk_disable_unprepare(res->ahb_clk); in qcom_pcie_init_2_3_3()
1128 clk_disable_unprepare(res->axi_s_clk); in qcom_pcie_init_2_3_3()
1130 clk_disable_unprepare(res->axi_m_clk); in qcom_pcie_init_2_3_3()
1132 clk_disable_unprepare(res->iface); in qcom_pcie_init_2_3_3()
1138 for (i = 0; i < ARRAY_SIZE(res->rst); i++) in qcom_pcie_init_2_3_3()
1139 reset_control_assert(res->rst[i]); in qcom_pcie_init_2_3_3()
1146 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_get_resources_2_7_0() local
1151 res->pci_reset = devm_reset_control_get_exclusive(dev, "pci"); in qcom_pcie_get_resources_2_7_0()
1152 if (IS_ERR(res->pci_reset)) in qcom_pcie_get_resources_2_7_0()
1153 return PTR_ERR(res->pci_reset); in qcom_pcie_get_resources_2_7_0()
1155 res->supplies[0].supply = "vdda"; in qcom_pcie_get_resources_2_7_0()
1156 res->supplies[1].supply = "vddpe-3v3"; in qcom_pcie_get_resources_2_7_0()
1157 ret = devm_regulator_bulk_get(dev, ARRAY_SIZE(res->supplies), in qcom_pcie_get_resources_2_7_0()
1158 res->supplies); in qcom_pcie_get_resources_2_7_0()
1162 res->clks[0].id = "aux"; in qcom_pcie_get_resources_2_7_0()
1163 res->clks[1].id = "cfg"; in qcom_pcie_get_resources_2_7_0()
1164 res->clks[2].id = "bus_master"; in qcom_pcie_get_resources_2_7_0()
1165 res->clks[3].id = "bus_slave"; in qcom_pcie_get_resources_2_7_0()
1166 res->clks[4].id = "slave_q2a"; in qcom_pcie_get_resources_2_7_0()
1167 res->clks[5].id = "tbu"; in qcom_pcie_get_resources_2_7_0()
1169 res->clks[6].id = "ddrss_sf_tbu"; in qcom_pcie_get_resources_2_7_0()
1170 res->num_clks = 7; in qcom_pcie_get_resources_2_7_0()
1172 res->num_clks = 6; in qcom_pcie_get_resources_2_7_0()
1175 ret = devm_clk_bulk_get(dev, res->num_clks, res->clks); in qcom_pcie_get_resources_2_7_0()
1180 res->pipe_clk_src = devm_clk_get(dev, "pipe_mux"); in qcom_pcie_get_resources_2_7_0()
1181 if (IS_ERR(res->pipe_clk_src)) in qcom_pcie_get_resources_2_7_0()
1182 return PTR_ERR(res->pipe_clk_src); in qcom_pcie_get_resources_2_7_0()
1184 res->phy_pipe_clk = devm_clk_get(dev, "phy_pipe"); in qcom_pcie_get_resources_2_7_0()
1185 if (IS_ERR(res->phy_pipe_clk)) in qcom_pcie_get_resources_2_7_0()
1186 return PTR_ERR(res->phy_pipe_clk); in qcom_pcie_get_resources_2_7_0()
1188 res->ref_clk_src = devm_clk_get(dev, "ref"); in qcom_pcie_get_resources_2_7_0()
1189 if (IS_ERR(res->ref_clk_src)) in qcom_pcie_get_resources_2_7_0()
1190 return PTR_ERR(res->ref_clk_src); in qcom_pcie_get_resources_2_7_0()
1193 res->pipe_clk = devm_clk_get(dev, "pipe"); in qcom_pcie_get_resources_2_7_0()
1194 return PTR_ERR_OR_ZERO(res->pipe_clk); in qcom_pcie_get_resources_2_7_0()
1199 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_init_2_7_0() local
1205 ret = regulator_bulk_enable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_7_0()
1213 clk_set_parent(res->pipe_clk_src, res->ref_clk_src); in qcom_pcie_init_2_7_0()
1215 ret = clk_bulk_prepare_enable(res->num_clks, res->clks); in qcom_pcie_init_2_7_0()
1219 ret = reset_control_assert(res->pci_reset); in qcom_pcie_init_2_7_0()
1227 ret = reset_control_deassert(res->pci_reset); in qcom_pcie_init_2_7_0()
1233 ret = clk_prepare_enable(res->pipe_clk); in qcom_pcie_init_2_7_0()
1267 clk_bulk_disable_unprepare(res->num_clks, res->clks); in qcom_pcie_init_2_7_0()
1269 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_init_2_7_0()
1276 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_deinit_2_7_0() local
1278 clk_bulk_disable_unprepare(res->num_clks, res->clks); in qcom_pcie_deinit_2_7_0()
1279 regulator_bulk_disable(ARRAY_SIZE(res->supplies), res->supplies); in qcom_pcie_deinit_2_7_0()
1284 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_post_init_2_7_0() local
1288 clk_set_parent(res->pipe_clk_src, res->phy_pipe_clk); in qcom_pcie_post_init_2_7_0()
1290 return clk_prepare_enable(res->pipe_clk); in qcom_pcie_post_init_2_7_0()
1295 struct qcom_pcie_resources_2_7_0 *res = &pcie->res.v2_7_0; in qcom_pcie_post_deinit_2_7_0() local
1297 clk_disable_unprepare(res->pipe_clk); in qcom_pcie_post_deinit_2_7_0()