Home
last modified time | relevance | path

Searched refs:dw_pcie_writel_dbi (Results 1 – 17 of 17) sorted by relevance

/linux/drivers/pci/controller/dwc/
A Dpcie-qcom-common.c27 dw_pcie_writel_dbi(pci, GEN3_RELATED_OFF, reg); in qcom_pcie_common_set_16gt_equalization()
38 dw_pcie_writel_dbi(pci, GEN3_EQ_FB_MODE_DIR_CHANGE_OFF, reg); in qcom_pcie_common_set_16gt_equalization()
45 dw_pcie_writel_dbi(pci, GEN3_EQ_CONTROL_OFF, reg); in qcom_pcie_common_set_16gt_equalization()
62 dw_pcie_writel_dbi(pci, GEN4_LANE_MARGINING_1_OFF, reg); in qcom_pcie_common_set_16gt_lane_margining()
76 dw_pcie_writel_dbi(pci, GEN4_LANE_MARGINING_2_OFF, reg); in qcom_pcie_common_set_16gt_lane_margining()
A Dpcie-armada8k.c163 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_start_link()
177 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_host_init()
184 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_host_init()
187 dw_pcie_writel_dbi(pci, PCIE_ARCACHE_TRC_REG, ARCACHE_DEFAULT_VALUE); in armada8k_pcie_host_init()
188 dw_pcie_writel_dbi(pci, PCIE_AWCACHE_TRC_REG, AWCACHE_DEFAULT_VALUE); in armada8k_pcie_host_init()
194 dw_pcie_writel_dbi(pci, PCIE_ARUSER_REG, reg); in armada8k_pcie_host_init()
199 dw_pcie_writel_dbi(pci, PCIE_AWUSER_REG, reg); in armada8k_pcie_host_init()
205 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG, reg); in armada8k_pcie_host_init()
222 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG, val); in armada8k_pcie_irq_handler()
A Dpcie-designware-host.c168 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_STATUS + res, BIT(bit)); in dw_pci_bottom_ack()
276 dw_pcie_writel_dbi(pci, PCIE_MSI_ADDR_LO, lower_32_bits(msi_target)); in dw_pcie_msi_init()
821 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK + in dw_pcie_setup_rc()
824 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_ENABLE + in dw_pcie_setup_rc()
833 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0x00000004); in dw_pcie_setup_rc()
834 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0x00000000); in dw_pcie_setup_rc()
840 dw_pcie_writel_dbi(pci, PCI_INTERRUPT_LINE, val); in dw_pcie_setup_rc()
846 dw_pcie_writel_dbi(pci, PCI_PRIMARY_BUS, val); in dw_pcie_setup_rc()
853 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dw_pcie_setup_rc()
866 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0); in dw_pcie_setup_rc()
[all …]
A Dpcie-tegra194.c639 dw_pcie_writel_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
669 dw_pcie_writel_dbi(&pcie->pci, pcie->ras_des_cap + in aspm_state_cnt()
696 dw_pcie_writel_dbi(pci, pcie->ras_des_cap + in init_host_aspm()
711 dw_pcie_writel_dbi(pci, PCIE_PORT_AFR, val); in init_host_aspm()
856 dw_pcie_writel_dbi(pci, GEN3_RELATED_OFF, val); in config_gen3_gen4_eq_presets()
867 dw_pcie_writel_dbi(pci, GEN3_RELATED_OFF, val); in config_gen3_gen4_eq_presets()
878 dw_pcie_writel_dbi(pci, GEN3_RELATED_OFF, val); in config_gen3_gen4_eq_presets()
896 dw_pcie_writel_dbi(pci, PCI_IO_BASE, val); in tegra_pcie_dw_host_init()
903 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0); in tegra_pcie_dw_host_init()
934 dw_pcie_writel_dbi(pci, GEN3_RELATED_OFF, val); in tegra_pcie_dw_host_init()
[all …]
A Dpcie-designware.c378 dw_pcie_writel_dbi(pci, PCIE_ATU_VIEWPORT, dir | index); in dw_pcie_select_atu()
688 dw_pcie_writel_dbi(pci, PCIE_PORT_MULTI_LANE_CTRL, val); in dw_pcie_upconfig_setup()
735 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, cap | link_speed); in dw_pcie_link_set_max_speed()
776 dw_pcie_writel_dbi(pci, PCIE_PORT_LINK_CONTROL, plc); in dw_pcie_link_set_max_link_width()
777 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, lwsc); in dw_pcie_link_set_max_link_width()
783 dw_pcie_writel_dbi(pci, cap + PCI_EXP_LNKCAP, lnkcap); in dw_pcie_link_set_max_link_width()
801 dw_pcie_writel_dbi(pci, PCIE_ATU_VIEWPORT, 0xFF); in dw_pcie_iatu_detect()
1082 dw_pcie_writel_dbi(pci, PCIE_PORT_AFR, val); in dw_pcie_setup()
1090 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, val); in dw_pcie_setup()
1097 dw_pcie_writel_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS, val); in dw_pcie_setup()
[all …]
A Dpcie-rcar-gen4.c112 dw_pcie_writel_dbi(dw, PCIE_LINK_WIDTH_SPEED_CONTROL, val); in rcar_gen4_pcie_speed_change()
116 dw_pcie_writel_dbi(dw, PCIE_LINK_WIDTH_SPEED_CONTROL, val); in rcar_gen4_pcie_speed_change()
571 dw_pcie_writel_dbi(dw, PCIE_PORT_LANE_SKEW, val); in rcar_gen4_pcie_additional_common_init()
632 dw_pcie_writel_dbi(dw, PRTLGC89, RCAR_GEN4_PCIE_FIRMWARE_BASE_ADDR + i); in rcar_gen4_pcie_download_phy_firmware()
633 dw_pcie_writel_dbi(dw, PRTLGC90, data); in rcar_gen4_pcie_download_phy_firmware()
649 dw_pcie_writel_dbi(dw, PRTLGC89, check_addr[i]); in rcar_gen4_pcie_download_phy_firmware()
684 dw_pcie_writel_dbi(dw, PCIE_PORT_FORCE, val); in rcar_gen4_pcie_ltssm_control()
A Dpci-imx6.c274 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
277 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
284 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
302 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, phy_ctl); in pcie_phy_read()
311 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, 0x00); in pcie_phy_read()
329 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
333 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
341 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
350 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
359 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
[all …]
A Dpci-meson.c273 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_payload()
277 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_payload()
289 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_rd_req_size()
293 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_rd_req_size()
A Dpcie-fu740.c200 dw_pcie_writel_dbi(pci, cap_exp + PCI_EXP_LNKCAP, tmp); in fu740_pcie_start_link()
217 dw_pcie_writel_dbi(pci, cap_exp + PCI_EXP_LNKCAP, tmp); in fu740_pcie_start_link()
221 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, tmp); in fu740_pcie_start_link()
A Dpci-keystone.c299 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 1); in ks_pcie_msi_host_init()
300 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, SZ_4K - 1); in ks_pcie_msi_host_init()
308 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, ks_pcie->app.start); in ks_pcie_msi_host_init()
424 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0); in ks_pcie_setup_rc_app_regs()
425 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0); in ks_pcie_setup_rc_app_regs()
907 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, flags); in ks_pcie_am654_ep_init()
A Dpcie-designware-ep.c557 dw_pcie_writel_dbi(pci, PCIE_MSIX_DOORBELL, msg_data); in dw_pcie_ep_raise_msix_irq_doorbell()
692 dw_pcie_writel_dbi(pci, offset + PCI_REBAR_CAP, 0x0); in dw_pcie_ep_init_non_sticky_registers()
790 dw_pcie_writel_dbi(pci, ptm_cap_base + PCI_PTM_CAP, reg); in dw_pcie_ep_init_registers()
794 dw_pcie_writel_dbi(pci, ptm_cap_base + PCI_PTM_CAP, reg); in dw_pcie_ep_init_registers()
A Dpcie-designware.h504 static inline void dw_pcie_writel_dbi(struct dw_pcie *pci, u32 reg, u32 val) in dw_pcie_writel_dbi() function
640 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_dbi_ro_wr_en()
651 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_dbi_ro_wr_dis()
A Dpci-layerscape-ep.c96 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, pcie->lnkcap); in ls_pcie_ep_event_handler()
A Dpci-dra7xx.c893 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dra7xx_pcie_suspend()
910 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dra7xx_pcie_resume()
A Dpcie-qcom-ep.c473 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, val); in qcom_pcie_perst_deassert()
480 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, val); in qcom_pcie_perst_deassert()
A Dpcie-intel-gw.c102 dw_pcie_writel_dbi(&pcie->pci, ofs, val); in pcie_rc_cfg_wr()
A Dpcie-bt1.c294 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, val); in bt1_pcie_start_link()

Completed in 61 milliseconds