1 /* SPDX-License-Identifier: GPL-2.0 */ 2 /* 3 * arch/arm/include/asm/arch-rmobile/rcar-base.h 4 * 5 * Copyright (C) 2013,2014 Renesas Electronics Corporation 6 */ 7 8 #ifndef __ASM_ARCH_RCAR_BASE_H 9 #define __ASM_ARCH_RCAR_BASE_H 10 11 /* 12 * R-Car (R8A7790/R8A7791/R8A7792/R8A7793/R8A7794) I/O Addresses 13 */ 14 #define RWDT_BASE 0xE6020000 15 #define SWDT_BASE 0xE6030000 16 #define LBSC_BASE 0xFEC00200 17 #define DBSC3_0_BASE 0xE6790000 18 #define DBSC3_1_BASE 0xE67A0000 19 #define TMU_BASE 0xE61E0000 20 #define GPIO5_BASE 0xE6055000 21 #define SH_QSPI_BASE 0xE6B10000 22 23 /* SCIF */ 24 #define SCIF0_BASE 0xE6E60000 25 #define SCIF1_BASE 0xE6E68000 26 #define SCIF2_BASE 0xE6E58000 27 #define SCIF3_BASE 0xE6EA8000 28 #define SCIF4_BASE 0xE6EE0000 29 #define SCIF5_BASE 0xE6EE8000 30 #define SCIFA0_BASE 0xE6C40000 31 #define SCIFA1_BASE 0xE6C50000 32 #define SCIFA2_BASE 0xE6C60000 33 34 /* Module stop status register */ 35 #define MSTPSR0 0xE6150030 36 #define MSTPSR1 0xE6150038 37 #define MSTPSR2 0xE6150040 38 #define MSTPSR3 0xE6150048 39 #define MSTPSR4 0xE615004C 40 #define MSTPSR5 0xE615003C 41 #define MSTPSR7 0xE61501C4 42 #define MSTPSR8 0xE61509A0 43 #define MSTPSR9 0xE61509A4 44 #define MSTPSR10 0xE61509A8 45 #define MSTPSR11 0xE61509AC 46 47 /* Realtime module stop control register */ 48 #define RMSTPCR0 0xE6150110 49 #define RMSTPCR1 0xE6150114 50 #define RMSTPCR2 0xE6150118 51 #define RMSTPCR3 0xE615011C 52 #define RMSTPCR4 0xE6150120 53 #define RMSTPCR5 0xE6150124 54 #define RMSTPCR7 0xE615012C 55 #define RMSTPCR8 0xE6150980 56 #define RMSTPCR9 0xE6150984 57 #define RMSTPCR10 0xE6150988 58 #define RMSTPCR11 0xE615098C 59 60 /* System module stop control register */ 61 #define SMSTPCR0 0xE6150130 62 #define SMSTPCR1 0xE6150134 63 #define SMSTPCR2 0xE6150138 64 #define SMSTPCR3 0xE615013C 65 #define SMSTPCR4 0xE6150140 66 #define SMSTPCR5 0xE6150144 67 #define SMSTPCR7 0xE615014C 68 #define SMSTPCR8 0xE6150990 69 #define SMSTPCR9 0xE6150994 70 #define SMSTPCR10 0xE6150998 71 #define SMSTPCR11 0xE615099C 72 73 #define S3C_BASE 0xE6784000 74 #define S3C_INT_BASE 0xE6784A00 75 #define S3C_MEDIA_BASE 0xE6784B00 76 77 #define S3C_QOS_DCACHE_BASE 0xE6784BDC 78 #define S3C_QOS_CCI0_BASE 0xE6784C00 79 #define S3C_QOS_CCI1_BASE 0xE6784C24 80 #define S3C_QOS_MXI_BASE 0xE6784C48 81 #define S3C_QOS_AXI_BASE 0xE6784C6C 82 83 #define DBSC3_0_QOS_R0_BASE 0xE6791000 84 #define DBSC3_0_QOS_R1_BASE 0xE6791100 85 #define DBSC3_0_QOS_R2_BASE 0xE6791200 86 #define DBSC3_0_QOS_R3_BASE 0xE6791300 87 #define DBSC3_0_QOS_R4_BASE 0xE6791400 88 #define DBSC3_0_QOS_R5_BASE 0xE6791500 89 #define DBSC3_0_QOS_R6_BASE 0xE6791600 90 #define DBSC3_0_QOS_R7_BASE 0xE6791700 91 #define DBSC3_0_QOS_R8_BASE 0xE6791800 92 #define DBSC3_0_QOS_R9_BASE 0xE6791900 93 #define DBSC3_0_QOS_R10_BASE 0xE6791A00 94 #define DBSC3_0_QOS_R11_BASE 0xE6791B00 95 #define DBSC3_0_QOS_R12_BASE 0xE6791C00 96 #define DBSC3_0_QOS_R13_BASE 0xE6791D00 97 #define DBSC3_0_QOS_R14_BASE 0xE6791E00 98 #define DBSC3_0_QOS_R15_BASE 0xE6791F00 99 #define DBSC3_0_QOS_W0_BASE 0xE6792000 100 #define DBSC3_0_QOS_W1_BASE 0xE6792100 101 #define DBSC3_0_QOS_W2_BASE 0xE6792200 102 #define DBSC3_0_QOS_W3_BASE 0xE6792300 103 #define DBSC3_0_QOS_W4_BASE 0xE6792400 104 #define DBSC3_0_QOS_W5_BASE 0xE6792500 105 #define DBSC3_0_QOS_W6_BASE 0xE6792600 106 #define DBSC3_0_QOS_W7_BASE 0xE6792700 107 #define DBSC3_0_QOS_W8_BASE 0xE6792800 108 #define DBSC3_0_QOS_W9_BASE 0xE6792900 109 #define DBSC3_0_QOS_W10_BASE 0xE6792A00 110 #define DBSC3_0_QOS_W11_BASE 0xE6792B00 111 #define DBSC3_0_QOS_W12_BASE 0xE6792C00 112 #define DBSC3_0_QOS_W13_BASE 0xE6792D00 113 #define DBSC3_0_QOS_W14_BASE 0xE6792E00 114 #define DBSC3_0_QOS_W15_BASE 0xE6792F00 115 #define DBSC3_0_DBADJ2 0xE67900C8 116 117 #define CCI_400_MAXOT_1 0xF0091110 118 #define CCI_400_MAXOT_2 0xF0092110 119 #define CCI_400_QOSCNTL_1 0xF009110C 120 #define CCI_400_QOSCNTL_2 0xF009210C 121 122 #define MXI_BASE 0xFE960000 123 #define MXI_QOS_BASE 0xFE960300 124 125 #define SYS_AXI_SYX64TO128_BASE 0xFF800300 126 #define SYS_AXI_AVB_BASE 0xFF800340 127 #define SYS_AXI_AX2M_BASE 0xFF800380 128 #define SYS_AXI_CC50_BASE 0xFF8003C0 129 #define SYS_AXI_CCI_BASE 0xFF800440 130 #define SYS_AXI_CS_BASE 0xFF800480 131 #define SYS_AXI_DDM_BASE 0xFF8004C0 132 #define SYS_AXI_ETH_BASE 0xFF800500 133 #define SYS_AXI_G2D_BASE 0xFF800540 134 #define SYS_AXI_IMP0_BASE 0xFF800580 135 #define SYS_AXI_IMP1_BASE 0xFF8005C0 136 #define SYS_AXI_IMUX0_BASE 0xFF800600 137 #define SYS_AXI_IMUX1_BASE 0xFF800640 138 #define SYS_AXI_IMUX2_BASE 0xFF800680 139 #define SYS_AXI_LBS_BASE 0xFF8006C0 140 #define SYS_AXI_MMUDS_BASE 0xFF800700 141 #define SYS_AXI_MMUM_BASE 0xFF800740 142 #define SYS_AXI_MMUR_BASE 0xFF800780 143 #define SYS_AXI_MMUS0_BASE 0xFF8007C0 144 #define SYS_AXI_MMUS1_BASE 0xFF800800 145 #define SYS_AXI_MPXM_BASE 0xFF800840 146 #define SYS_AXI_MTSB0_BASE 0xFF800880 147 #define SYS_AXI_MTSB1_BASE 0xFF8008C0 148 #define SYS_AXI_PCI_BASE 0xFF800900 149 #define SYS_AXI_RTX_BASE 0xFF800940 150 #define SYS_AXI_SAT0_BASE 0xFF800980 151 #define SYS_AXI_SAT1_BASE 0xFF8009C0 152 #define SYS_AXI_SDM0_BASE 0xFF800A00 153 #define SYS_AXI_SDM1_BASE 0xFF800A40 154 #define SYS_AXI_SDS0_BASE 0xFF800A80 155 #define SYS_AXI_SDS1_BASE 0xFF800AC0 156 #define SYS_AXI_TRAB_BASE 0xFF800B00 /* SYS_AXI_TRKF_BASE in R*A7794 */ 157 #define SYS_AXI_UDM0_BASE 0xFF800B80 158 #define SYS_AXI_UDM1_BASE 0xFF800BC0 159 #define SYS_AXI_USB20_BASE 0xFF800C00 160 #define SYS_AXI_USB21_BASE 0xFF800C40 161 #define SYS_AXI_USB22_BASE 0xFF800C80 162 #define SYS_AXI_USB30_BASE 0xFF800CC0 163 #define SYS_AXI_ADM_BASE 0xFF800D00 164 #define SYS_AXI_ADS_BASE 0xFF800D40 165 #define SYS_AXI_SYX_BASE 0xFF800FB8 166 167 #define SYS_AXI_AXI64TO128W_BASE 0xFF801300 168 #define SYS_AXI_AVBW_BASE 0xFF801340 169 #define SYS_AXI_CC50W_BASE 0xFF8013C0 170 #define SYS_AXI_CCIW_BASE 0xFF801440 171 #define SYS_AXI_CSW_BASE 0xFF801480 172 #define SYS_AXI_G2DW_BASE 0xFF801540 173 #define SYS_AXI_IMUX0W_BASE 0xFF801600 174 #define SYS_AXI_IMUX1W_BASE 0xFF801640 175 #define SYS_AXI_IMUX2W_BASE 0xFF801680 176 #define SYS_AXI_LBSW_BASE 0xFF8016C0 177 #define SYS_AXI_RTXW_BASE 0xFF801940 178 #define SYS_AXI_SDM0W_BASE 0xFF801A00 179 #define SYS_AXI_SDM1W_BASE 0xFF801A40 180 #define SYS_AXI_SDS0W_BASE 0xFF801A80 181 #define SYS_AXI_SDS1W_BASE 0xFF801AC0 182 #define SYS_AXI_TRABW_BASE 0xFF801B00 /* SYS_AXI_TRKF_BASE in R*A7794 */ 183 #define SYS_AXI_UDM0W_BASE 0xFF801B80 184 #define SYS_AXI_UDM1W_BASE 0xFF801BC0 185 #define SYS_AXI_ADMW_BASE 0xFF801D00 186 #define SYS_AXI_ADSW_BASE 0xFF801D40 187 #define SYS_AXI_SYXW_BASE 0xFF801FB8 188 189 #define RT_AXI_SHX_BASE 0xFF810100 190 #define RT_AXI_DBG_BASE 0xFF810140 /* R8A7791 only */ 191 #define RT_AXI_RDM_BASE 0xFF810180 /* R8A7791 only */ 192 #define RT_AXI_RDS_BASE 0xFF8101C0 193 #define RT_AXI_RTX64TO128_BASE 0xFF810200 194 #define RT_AXI_STPRO_BASE 0xFF810240 195 #define RT_AXI_SY2RT_BASE 0xFF810280 /* R8A7791 only */ 196 #define RT_AXI_RT_BASE 0xFF810FC0 197 #define RT_AXI_SHXW_BASE 0xFF811100 198 #define RT_AXI_DBGW_BASE 0xFF811140 199 #define RT_AXI_RTX64TO128W_BASE 0xFF811200 200 #define RT_AXI_RTW_BASE 0xFF811FC0 201 202 #define MP_AXI_ADSP_BASE 0xFF820100 203 #define MP_AXI_ASDS0_BASE 0xFF8201C0 204 #define MP_AXI_ASDS1_BASE 0xFF820200 205 #define MP_AXI_MLP_BASE 0xFF820240 206 #define MP_AXI_MMUMP_BASE 0xFF820280 207 #define MP_AXI_SPU_BASE 0xFF8202C0 208 #define MP_AXI_SPUC_BASE 0xFF820300 209 210 #define SYS_AXI256_AXI128TO256_BASE 0xFF860100 211 #define SYS_AXI256_SYX_BASE 0xFF860140 212 #define SYS_AXI256_AXM_BASE 0xFF860140 213 #define SYS_AXI256_MPX_BASE 0xFF860180 214 #define SYS_AXI256_MXI_BASE 0xFF8601C0 215 #define SYS_AXI256_IMP0_BASE 0xFF860580 216 #define SYS_AXI256_SY2_BASE 0xFF860FC0 217 #define SYS_AXI256_AXI128TO256W_BASE 0xFF861100 218 #define SYS_AXI256_AXMW_BASE 0xFF861140 219 #define SYS_AXI256_MXIW_BASE 0xFF8611C0 220 #define SYS_AXI256_IMP0W_BASE 0xFF861580 221 #define SYS_AXI256_SY2W_BASE 0xFF861FC0 222 223 #define CCI_AXI_MMUS0_BASE 0xFF880100 224 #define CCI_AXI_SYX2_BASE 0xFF880140 225 #define CCI_AXI_MMUR_BASE 0xFF880180 226 #define CCI_AXI_MMUDS_BASE 0xFF8801C0 227 #define CCI_AXI_MMUM_BASE 0xFF880200 228 #define CCI_AXI_MXI_BASE 0xFF880240 229 #define CCI_AXI_MMUS1_BASE 0xFF880280 230 #define CCI_AXI_MMUMP_BASE 0xFF8802C0 231 232 #define MEDIA_AXI_MXR_BASE 0xFE960080 /* R8A7791 only */ 233 #define MEDIA_AXI_MXW_BASE 0xFE9600C0 /* R8A7791 only */ 234 #define MEDIA_AXI_JPR_BASE 0xFE964100 235 #define MEDIA_AXI_JPW_BASE 0xFE966100 236 #define MEDIA_AXI_GCU0R_BASE 0xFE964140 237 #define MEDIA_AXI_GCU0W_BASE 0xFE966140 238 #define MEDIA_AXI_GCU1R_BASE 0xFE964180 239 #define MEDIA_AXI_GCU1W_BASE 0xFE966180 240 #define MEDIA_AXI_TDMR_BASE 0xFE964500 241 #define MEDIA_AXI_TDMW_BASE 0xFE966500 242 #define MEDIA_AXI_VSP0CR_BASE 0xFE964540 243 #define MEDIA_AXI_VSP0CW_BASE 0xFE966540 244 #define MEDIA_AXI_VSP1CR_BASE 0xFE964580 245 #define MEDIA_AXI_VSP1CW_BASE 0xFE966580 246 #define MEDIA_AXI_VSPDU0CR_BASE 0xFE9645C0 247 #define MEDIA_AXI_VSPDU0CW_BASE 0xFE9665C0 248 #define MEDIA_AXI_VSPDU1CR_BASE 0xFE964600 249 #define MEDIA_AXI_VSPDU1CW_BASE 0xFE966600 250 #define MEDIA_AXI_FDP0R_BASE 0xFE964D40 251 #define MEDIA_AXI_FDP0W_BASE 0xFE966D40 252 #define MEDIA_AXI_IMSR_BASE 0xFE964D80 253 #define MEDIA_AXI_IMSW_BASE 0xFE966D80 254 #define MEDIA_AXI_VSP1R_BASE 0xFE965100 255 #define MEDIA_AXI_VSP1W_BASE 0xFE967100 256 #define MEDIA_AXI_FDP1R_BASE 0xFE965140 257 #define MEDIA_AXI_FDP1W_BASE 0xFE967140 258 #define MEDIA_AXI_IMRR_BASE 0xFE965180 259 #define MEDIA_AXI_IMRW_BASE 0xFE967180 260 #define MEDIA_AXI_FDP2R_BASE 0xFE9651C0 261 #define MEDIA_AXI_FDP2W_BASE 0xFE966DC0 262 #define MEDIA_AXI_DU1R_BASE 0xFE9655C0 263 #define MEDIA_AXI_DU1W_BASE 0xFE9675C0 264 #define MEDIA_AXI_VCP0CR_BASE 0xFE965900 265 #define MEDIA_AXI_VCP0CW_BASE 0xFE967900 266 #define MEDIA_AXI_VCP0VR_BASE 0xFE965940 267 #define MEDIA_AXI_VCP0VW_BASE 0xFE967940 268 #define MEDIA_AXI_VPC0R_BASE 0xFE965980 269 #define MEDIA_AXI_VCP1CR_BASE 0xFE965D00 270 #define MEDIA_AXI_VCP1CW_BASE 0xFE967D00 271 #define MEDIA_AXI_VCP1VR_BASE 0xFE965D40 272 #define MEDIA_AXI_VCP1VW_BASE 0xFE967D40 273 #define MEDIA_AXI_VPC1R_BASE 0xFE965D80 274 275 #if defined (CONFIG_R8A7792) 276 #define MEDIA_AXI_VCTU0R_BASE 0xFE964500 /* R8A7792 */ 277 #define MEDIA_AXI_VCTU0W_BASE 0xFE966500 278 #define MEDIA_AXI_VDCTU0R_BASE 0xFE964540 279 #define MEDIA_AXI_VDCTU0W_BASE 0xFE966540 280 #define MEDIA_AXI_VDCTU1R_BASE 0xFE964580 281 #define MEDIA_AXI_VDCTU1W_BASE 0xFE966580 282 #define MEDIA_AXI_VIN0W_BASE 0xFE967580 283 #define MEDIA_AXI_VIN1W_BASE 0xFE966D80 284 #define MEDIA_AXI_RDRW_BASE 0xFE9675C0 285 #define MEDIA_AXI_IMS01R_BASE 0xFE965500 286 #define MEDIA_AXI_IMS01W_BASE 0xFE967500 287 #define MEDIA_AXI_IMS23R_BASE 0xFE965540 /* FIXME */ 288 #define MEDIA_AXI_IMS23W_BASE 0xFE967540 289 #define MEDIA_AXI_IMS45R_BASE 0xFE964D00 290 #define MEDIA_AXI_IMS45W_BASE 0xFE966D00 291 #define MEDIA_AXI_ROTCE4R_BASE 0xFE965100 292 #define MEDIA_AXI_ROTCE4W_BASE 0xFE967100 293 #define MEDIA_AXI_ROTVLC4R_BASE 0xFE965140 294 #define MEDIA_AXI_ROTVLC4W_BASE 0xFE965140 295 #define MEDIA_AXI_VSPD0R_BASE 0xFE964900 296 #define MEDIA_AXI_VSPD0W_BASE 0xFE966900 297 #define MEDIA_AXI_VSPD1R_BASE 0xFE964940 298 #define MEDIA_AXI_VSPD1W_BASE 0xFE966940 299 #define MEDIA_AXI_DU0R_BASE 0xFE964980 300 #define MEDIA_AXI_DU0W_BASE 0xFE966980 301 #define MEDIA_AXI_VSP0R_BASE 0xFE9649C0 302 #define MEDIA_AXI_VSP0W_BASE 0xFE9669C0 303 #define MEDIA_AXI_ROTCE0R_BASE 0xFE965900 304 #define MEDIA_AXI_ROTCE0W_BASE 0xFE967900 305 #define MEDIA_AXI_ROTVLC0R_BASE 0xFE965940 306 #define MEDIA_AXI_ROTVLC0W_BASE 0xFE967940 307 #define MEDIA_AXI_ROTCE1R_BASE 0xFE965980 308 #define MEDIA_AXI_ROTCE1W_BASE 0xFE967980 309 #define MEDIA_AXI_ROTVLC1R_BASE 0xFE9659C0 310 #define MEDIA_AXI_ROTVLC1W_BASE 0xFE9679C0 311 #define MEDIA_AXI_ROTCE2R_BASE 0xFE965D00 312 #define MEDIA_AXI_ROTCE2W_BASE 0xFE967D00 313 #define MEDIA_AXI_ROTVLC2R_BASE 0xFE965D40 314 #define MEDIA_AXI_ROTVLC2W_BASE 0xFE967D40 315 #define MEDIA_AXI_ROTCE3R_BASE 0xFE965D80 316 #define MEDIA_AXI_ROTCE3W_BASE 0xFE967D80 317 #define MEDIA_AXI_ROTVLC3R_BASE 0xFE965DC0 318 #define MEDIA_AXI_ROTVLC3W_BASE 0xFE967DC0 319 #else /* R8A7792 */ 320 #define MEDIA_AXI_VIN0W_BASE 0xFE966900 321 #define MEDIA_AXI_VSPD0R_BASE 0xFE965500 322 #define MEDIA_AXI_VSPD0W_BASE 0xFE967500 323 #define MEDIA_AXI_VSPD1R_BASE 0xFE965540 324 #define MEDIA_AXI_VSPD1W_BASE 0xFE967540 325 #define MEDIA_AXI_DU0R_BASE 0xFE965580 326 #define MEDIA_AXI_DU0W_BASE 0xFE967580 327 #define MEDIA_AXI_VSP0R_BASE 0xFE964D00 328 #define MEDIA_AXI_VSP0W_BASE 0xFE966D00 329 #endif /* R8A7792 */ 330 331 332 #define SYS_AXI_AVBDMSCR 0xFF802000 333 #define SYS_AXI_SYX2DMSCR 0xFF802004 334 #define SYS_AXI_AX2MDMSCR 0xFF802004 335 #define SYS_AXI_CC50DMSCR 0xFF802008 336 #define SYS_AXI_CC51DMSCR 0xFF80200C 337 #define SYS_AXI_CCIDMSCR 0xFF802010 338 #define SYS_AXI_CSDMSCR 0xFF802014 339 #define SYS_AXI_DDMDMSCR 0xFF802018 340 #define SYS_AXI_ETHDMSCR 0xFF80201C 341 #define SYS_AXI_G2DDMSCR 0xFF802020 342 #define SYS_AXI_IMP0DMSCR 0xFF802024 343 #define SYS_AXI_IMP1DMSCR 0xFF802028 344 #define SYS_AXI_LBSDMSCR 0xFF80202C 345 #define SYS_AXI_MMUDSDMSCR 0xFF802030 346 #define SYS_AXI_MMUMXDMSCR 0xFF802034 347 #define SYS_AXI_MMURDDMSCR 0xFF802038 348 #define SYS_AXI_MMUS0DMSCR 0xFF80203C 349 #define SYS_AXI_MMUS1DMSCR 0xFF802040 350 #define SYS_AXI_MPXDMSCR 0xFF802044 351 #define SYS_AXI_MTSB0DMSCR 0xFF802048 352 #define SYS_AXI_MTSB1DMSCR 0xFF80204C 353 #define SYS_AXI_PCIDMSCR 0xFF802050 354 #define SYS_AXI_RTXDMSCR 0xFF802054 355 #define SYS_AXI_SAT0DMSCR 0xFF802058 356 #define SYS_AXI_SAT1DMSCR 0xFF80205C 357 #define SYS_AXI_SDM0DMSCR 0xFF802060 358 #define SYS_AXI_SDM1DMSCR 0xFF802064 359 #define SYS_AXI_SDS0DMSCR 0xFF802068 360 #define SYS_AXI_SDS1DMSCR 0xFF80206C 361 #define SYS_AXI_ETRABDMSCR 0xFF802070 362 #define SYS_AXI_ETRKFDMSCR 0xFF802074 363 #define SYS_AXI_UDM0DMSCR 0xFF802078 364 #define SYS_AXI_UDM1DMSCR 0xFF80207C 365 #define SYS_AXI_USB20DMSCR 0xFF802080 366 #define SYS_AXI_USB21DMSCR 0xFF802084 367 #define SYS_AXI_USB22DMSCR 0xFF802088 368 #define SYS_AXI_USB30DMSCR 0xFF80208C 369 #define SYS_AXI_X128TO64SLVDMSCR 0xFF802100 370 #define SYS_AXI_X64TO128SLVDMSCR 0xFF802104 371 #define SYS_AXI_AVBSLVDMSCR 0xFF802108 372 #define SYS_AXI_SYX2SLVDMSCR 0xFF80210C 373 #define SYS_AXI_AX2SLVDMSCR 0xFF80210C 374 #define SYS_AXI_ETHSLVDMSCR 0xFF802110 375 #define SYS_AXI_GICSLVDMSCR 0xFF802114 376 #define SYS_AXI_IMPSLVDMSCR 0xFF802118 377 #define SYS_AXI_IMX0SLVDMSCR 0xFF80211C 378 #define SYS_AXI_IMX1SLVDMSCR 0xFF802120 379 #define SYS_AXI_IMX2SLVDMSCR 0xFF802124 380 #define SYS_AXI_LBSSLVDMSCR 0xFF802128 381 #define SYS_AXI_MMC0SLVDMSCR 0xFF80212C 382 #define SYS_AXI_MMC1SLVDMSCR 0xFF802130 383 #define SYS_AXI_MPXSLVDMSCR 0xFF802134 384 #define SYS_AXI_MTSB0SLVDMSCR 0xFF802138 385 #define SYS_AXI_MTSB1SLVDMSCR 0xFF80213C 386 #define SYS_AXI_MXTSLVDMSCR 0xFF802140 387 #define SYS_AXI_PCISLVDMSCR 0xFF802144 388 #define SYS_AXI_SYAPBSLVDMSCR 0xFF802148 389 #define SYS_AXI_QSAPBSLVDMSCR 0xFF80214C 390 #define SYS_AXI_RTXSLVDMSCR 0xFF802150 391 #define SYS_AXI_SAPC1SLVDMSCR 0xFF802154 392 #define SYS_AXI_SAPC2SLVDMSCR 0xFF802158 393 #define SYS_AXI_SAPC3SLVDMSCR 0xFF80215C 394 #define SYS_AXI_SAPC65SLVDMSCR 0xFF802160 395 #define SYS_AXI_SAPC8SLVDMSCR 0xFF802164 396 #define SYS_AXI_SAT0SLVDMSCR 0xFF802168 397 #define SYS_AXI_SAT1SLVDMSCR 0xFF80216C 398 #define SYS_AXI_SDAP0SLVDMSCR 0xFF802170 399 #define SYS_AXI_SDAP1SLVDMSCR 0xFF802174 400 #define SYS_AXI_SDAP2SLVDMSCR 0xFF802178 401 #define SYS_AXI_SDAP3SLVDMSCR 0xFF80217C 402 #define SYS_AXI_SGXSLVDMSCR 0xFF802180 403 #define SYS_AXI_SGXSLV1SLVDMSCR 0xFF802184 404 #define SYS_AXI_STBSLVDMSCR 0xFF802188 405 #define SYS_AXI_STMSLVDMSCR 0xFF80218C 406 #define SYS_AXI_SYXXDEFAULTSLAVESLVDMSCR 0xFF802190 407 #define SYS_AXI_TSPL0SLVDMSCR 0xFF802194 408 #define SYS_AXI_TSPL1SLVDMSCR 0xFF802198 409 #define SYS_AXI_TSPL2SLVDMSCR 0xFF80219C 410 #define SYS_AXI_USB20SLVDMSCR 0xFF8021A0 411 #define SYS_AXI_USB21SLVDMSCR 0xFF8021A4 412 #define SYS_AXI_USB22SLVDMSCR 0xFF8021A8 413 #define SYS_AXI_USB30SLVDMSCR 0xFF8021AC 414 #define SYS_AXI_UTLBDSSLVDMSCR 0xFF8021B0 415 #define SYS_AXI_UTLBS0SLVDMSCR 0xFF8021B4 416 #define SYS_AXI_UTLBS1SLVDMSCR 0xFF8021B8 417 #define SYS_AXI_ROT0DMSCR 0xFF802320 418 #define SYS_AXI_ROT1DMSCR 0xFF802324 419 #define SYS_AXI_ROT2DMSCR 0xFF802328 420 #define SYS_AXI_ROT3DMSCR 0xFF80232C 421 #define SYS_AXI_ROT4DMSCR 0xFF802330 422 #define SYS_AXI_IMUX3SLVDMSCR 0xFF802334 423 #define SYS_AXI_STBR0SLVDMSCR 0xFF803200 424 #define SYS_AXI_STBR0PSLVDMSCR 0xFF803204 425 #define SYS_AXI_STBR0XSLVDMSCR 0xFF803208 426 #define SYS_AXI_STBR1SLVDMSCR 0xFF803210 427 #define SYS_AXI_STBR1PSLVDMSCR 0xFF803214 428 #define SYS_AXI_STBR1XSLVDMSCR 0xFF803218 429 #define SYS_AXI_STBR2SLVDMSCR 0xFF803220 430 #define SYS_AXI_STBR2PSLVDMSCR 0xFF803224 431 #define SYS_AXI_STBR2XSLVDMSCR 0xFF803228 432 #define SYS_AXI_STBR3SLVDMSCR 0xFF803230 433 #define SYS_AXI_STBR3PSLVDMSCR 0xFF803234 434 #define SYS_AXI_STBR3XSLVDMSCR 0xFF803238 435 #define SYS_AXI_STBR4SLVDMSCR 0xFF803240 436 #define SYS_AXI_STBR4PSLVDMSCR 0xFF803244 437 #define SYS_AXI_STBR4XSLVDMSCR 0xFF803248 438 #define SYS_AXI_ADM_DMSCR 0xFF803260 439 #define SYS_AXI_ADS_DMSCR 0xFF803264 440 441 #define RT_AXI_CBMDMSCR 0xFF812000 442 #define RT_AXI_DBDMSCR 0xFF812004 443 #define RT_AXI_RDMDMSCR 0xFF812008 444 #define RT_AXI_RDSDMSCR 0xFF81200C 445 #define RT_AXI_STRDMSCR 0xFF812010 446 #define RT_AXI_SY2RTDMSCR 0xFF812014 447 #define RT_AXI_CBSSLVDMSCR 0xFF812100 448 #define RT_AXI_DBSSLVDMSCR 0xFF812104 449 #define RT_AXI_RTAP1SLVDMSCR 0xFF812108 450 #define RT_AXI_RTAP2SLVDMSCR 0xFF81210C 451 #define RT_AXI_RTAP3SLVDMSCR 0xFF812110 452 #define RT_AXI_RT2SYSLVDMSCR 0xFF812114 453 #define RT_AXI_A128TO64SLVDMSCR 0xFF812118 454 #define RT_AXI_A64TO128SLVDMSCR 0xFF81211C 455 #define RT_AXI_A64TO128CSLVDMSCR 0xFF812120 456 #define RT_AXI_UTLBRSLVDMSCR 0xFF812128 457 458 #define MP_AXI_ADSPDMSCR 0xFF822000 459 #define MP_AXI_ASDM0DMSCR 0xFF822004 460 #define MP_AXI_ASDM1DMSCR 0xFF822008 461 #define MP_AXI_ASDS0DMSCR 0xFF82200C 462 #define MP_AXI_ASDS1DMSCR 0xFF822010 463 #define MP_AXI_MLPDMSCR 0xFF822014 464 #define MP_AXI_MMUMPDMSCR 0xFF822018 465 #define MP_AXI_SPUDMSCR 0xFF82201C 466 #define MP_AXI_SPUCDMSCR 0xFF822020 467 #define MP_AXI_SY2MPDMSCR 0xFF822024 468 #define MP_AXI_ADSPSLVDMSCR 0xFF822100 469 #define MP_AXI_MLMSLVDMSCR 0xFF822104 470 #define MP_AXI_MPAP4SLVDMSCR 0xFF822108 471 #define MP_AXI_MPAP5SLVDMSCR 0xFF82210C 472 #define MP_AXI_MPAP6SLVDMSCR 0xFF822110 473 #define MP_AXI_MPAP7SLVDMSCR 0xFF822114 474 #define MP_AXI_MP2SYSLVDMSCR 0xFF822118 475 #define MP_AXI_MP2SY2SLVDMSCR 0xFF82211C 476 #define MP_AXI_MPXAPSLVDMSCR 0xFF822124 477 #define MP_AXI_SPUSLVDMSCR 0xFF822128 478 #define MP_AXI_UTLBMPSLVDMSCR 0xFF82212C 479 480 #define ADM_AXI_ASDM0DMSCR 0xFF842000 481 #define ADM_AXI_ASDM1DMSCR 0xFF842004 482 #define ADM_AXI_MPAP1SLVDMSCR 0xFF842104 483 #define ADM_AXI_MPAP2SLVDMSCR 0xFF842108 484 #define ADM_AXI_MPAP3SLVDMSCR 0xFF84210C 485 486 #define DM_AXI_DMAXICONF 0xFF850000 487 #define DM_AXI_DMAPBCONF 0xFF850004 488 #define DM_AXI_DMADMCONF 0xFF850020 489 #define DM_AXI_DMSDM0CONF 0xFF850024 490 #define DM_AXI_DMSDM1CONF 0xFF850028 491 #define DM_AXI_DMQSPAPSLVCONF 0xFF850030 492 #define DM_AXI_RAPD4SLVCONF 0xFF850034 493 #define DM_AXI_SAPD4SLVCONF 0xFF85003C 494 #define DM_AXI_SAPD5SLVCONF 0xFF850040 495 #define DM_AXI_SAPD6SLVCONF 0xFF850044 496 #define DM_AXI_SAPD65DSLVCONF 0xFF850048 497 #define DM_AXI_SDAP0SLVCONF 0xFF85004C 498 #define DM_AXI_MAPD2SLVCONF 0xFF850050 499 #define DM_AXI_MAPD3SLVCONF 0xFF850054 500 #define DM_AXI_DMXXDEFAULTSLAVESLVCONF 0xFF850058 501 #define DM_AXI_DMADMRQOSCONF 0xFF850100 502 #define DM_AXI_DMADMRQOSCTSET0 0xFF850104 503 #define DM_AXI_DMADMRQOSREQCTR 0xFF850114 504 #define DM_AXI_DMADMRQOSQON 0xFF850124 505 #define DM_AXI_DMADMRQOSIN 0xFF850128 506 #define DM_AXI_DMADMRQOSSTAT 0xFF85012C 507 #define DM_AXI_DMSDM0RQOSCONF 0xFF850140 508 #define DM_AXI_DMSDM0RQOSCTSET0 0xFF850144 509 #define DM_AXI_DMSDM0RQOSREQCTR 0xFF850154 510 #define DM_AXI_DMSDM0RQOSQON 0xFF850164 511 #define DM_AXI_DMSDM0RQOSIN 0xFF850168 512 #define DM_AXI_DMSDM0RQOSSTAT 0xFF85016C 513 #define DM_AXI_DMSDM1RQOSCONF 0xFF850180 514 #define DM_AXI_DMSDM1RQOSCTSET0 0xFF850184 515 #define DM_AXI_DMSDM1RQOSREQCTR 0xFF850194 516 #define DM_AXI_DMSDM1RQOSQON 0xFF8501A4 517 #define DM_AXI_DMSDM1RQOSIN 0xFF8501A8 518 #define DM_AXI_DMSDM1RQOSSTAT 0xFF8501AC 519 #define DM_AXI_DMRQOSCTSET1 0xFF850FC0 520 #define DM_AXI_DMRQOSCTSET2 0xFF850FC4 521 #define DM_AXI_DMRQOSCTSET3 0xFF850FC8 522 #define DM_AXI_DMRQOSTHRES0 0xFF850FCC 523 #define DM_AXI_DMRQOSTHRES1 0xFF850FD0 524 #define DM_AXI_DMRQOSTHRES2 0xFF850FD4 525 #define DM_AXI_DMADMWQOSCONF 0xFF851100 526 #define DM_AXI_DMADMWQOSCTSET0 0xFF851104 527 #define DM_AXI_DMADMWQOSREQCTR 0xFF851114 528 #define DM_AXI_DMADMWQOSQON 0xFF851124 529 #define DM_AXI_DMADMWQOSIN 0xFF851128 530 #define DM_AXI_DMADMWQOSSTAT 0xFF85112C 531 #define DM_AXI_DMSDM0WQOSCONF 0xFF851140 532 #define DM_AXI_DMSDM0WQOSCTSET0 0xFF851144 533 #define DM_AXI_DMSDM0WQOSREQCTR 0xFF851154 534 #define DM_AXI_DMSDM0WQOSQON 0xFF851164 535 #define DM_AXI_DMSDM0WQOSIN 0xFF851168 536 #define DM_AXI_DMSDM0WQOSSTAT 0xFF85116C 537 #define DM_AXI_DMSDM1WQOSCONF 0xFF851180 538 #define DM_AXI_DMSDM1WQOSCTSET0 0xFF851184 539 #define DM_AXI_DMSDM1WQOSREQCTR 0xFF851194 540 #define DM_AXI_DMSDM1WQOSQON 0xFF8511A4 541 #define DM_AXI_DMSDM1WQOSIN 0xFF8511A8 542 #define DM_AXI_DMSDM1WQOSSTAT 0xFF8511AC 543 #define DM_AXI_DMWQOSCTSET1 0xFF851FC0 544 #define DM_AXI_DMWQOSCTSET2 0xFF851FC4 545 #define DM_AXI_DMWQOSCTSET3 0xFF851FC8 546 #define DM_AXI_DMWQOSTHRES0 0xFF851FCC 547 #define DM_AXI_DMWQOSTHRES1 0xFF851FD0 548 #define DM_AXI_DMWQOSTHRES2 0xFF851FD4 549 550 #define DM_AXI_RDMDMSCR 0xFF852000 551 #define DM_AXI_SDM0DMSCR 0xFF852004 552 #define DM_AXI_SDM1DMSCR 0xFF852008 553 #if defined(CONFIG_R8A7792) 554 #define DM_AXI_DMQSPAPSLVDMSCR 0xFF852104 555 #define DM_AXI_RAPD4SLVDMSCR 0xFF852108 556 #define DM_AXI_SAPD4SLVDMSCR 0xFF852110 557 #define DM_AXI_SAPD5SLVDMSCR 0xFF852114 558 #define DM_AXI_SAPD6SLVDMSCR 0xFF852118 559 #define DM_AXI_SAPD65DSLVDMSCR 0xFF85211C 560 #define DM_AXI_SDAP0SLVDMSCR 0xFF852120 561 #define DM_AXI_MAPD2SLVDMSCR 0xFF852124 562 #define DM_AXI_MAPD3SLVDMSCR 0xFF852128 563 #define DM_AXI_DMXXDEFAULTSLAVESLVDMSCR 0xFF85212C 564 #define DM_AXI_DMXREGDMSENN 0xFF852200 565 #else 566 #define DM_AXI_MMAP0SLVDMSCR 0xFF852100 567 #define DM_AXI_MMAP1SLVDMSCR 0xFF852104 568 #define DM_AXI_QSPAPSLVDMSCR 0xFF852108 569 #define DM_AXI_RAP4SLVDMSCR 0xFF85210C 570 #define DM_AXI_RAP5SLVDMSCR 0xFF852110 571 #define DM_AXI_SAP4SLVDMSCR 0xFF852114 572 #define DM_AXI_SAP5SLVDMSCR 0xFF852118 573 #define DM_AXI_SAP6SLVDMSCR 0xFF85211C 574 #define DM_AXI_SAP65SLVDMSCR 0xFF852120 575 #define DM_AXI_SDAP0SLVDMSCR 0xFF852124 576 #define DM_AXI_SDAP1SLVDMSCR 0xFF852128 577 #define DM_AXI_SDAP2SLVDMSCR 0xFF85212C 578 #define DM_AXI_SDAP3SLVDMSCR 0xFF852130 579 #endif 580 581 #define SYS_AXI256_SYXDMSCR 0xFF862000 582 #define SYS_AXI256_MPXDMSCR 0xFF862004 583 #define SYS_AXI256_MXIDMSCR 0xFF862008 584 #define SYS_AXI256_X128TO256SLVDMSCR 0xFF862100 585 #define SYS_AXI256_X256TO128SLVDMSCR 0xFF862104 586 #define SYS_AXI256_SYXSLVDMSCR 0xFF862108 587 #define SYS_AXI256_CCXSLVDMSCR 0xFF86210C 588 #define SYS_AXI256_S3CSLVDMSCR 0xFF862110 589 590 #define MXT_SYXDMSCR 0xFF872000 591 #if defined(CONFIG_R8A7792) 592 #define MXT_IMRSLVDMSCR 0xFF872110 593 #define MXT_VINSLVDMSCR 0xFF872114 594 #define MXT_VSP1SLVDMSCR 0xFF87211C 595 #define MXT_VSPD0SLVDMSCR 0xFF872120 596 #define MXT_VSPD1SLVDMSCR 0xFF872124 597 #define MXT_MAP1SLVDMSCR 0xFF872128 598 #define MXT_MAP2SLVDMSCR 0xFF87212C 599 #define MXT_MAP2BSLVDMSCR 0xFF872134 600 #else /* R8A7792 */ 601 #define MXT_CMM0SLVDMSCR 0xFF872100 602 #define MXT_CMM1SLVDMSCR 0xFF872104 603 #define MXT_CMM2SLVDMSCR 0xFF872108 604 #define MXT_FDPSLVDMSCR 0xFF87210C 605 #define MXT_IMRSLVDMSCR 0xFF872110 606 #define MXT_VINSLVDMSCR 0xFF872114 607 #define MXT_VPC0SLVDMSCR 0xFF872118 608 #define MXT_VPC1SLVDMSCR 0xFF87211C 609 #define MXT_VSP0SLVDMSCR 0xFF872120 610 #define MXT_VSP1SLVDMSCR 0xFF872124 611 #define MXT_VSPD0SLVDMSCR 0xFF872128 612 #define MXT_VSPD1SLVDMSCR 0xFF87212C 613 #define MXT_MAP1SLVDMSCR 0xFF872130 614 #define MXT_MAP2SLVDMSCR 0xFF872134 615 #endif /* R8A7792 */ 616 617 /* DMS Register (MXI) */ 618 #if defined(CONFIG_R8A7792) 619 #define MXI_JPURDMSCR 0xFE964200 620 #define MXI_JPUWDMSCR 0xFE966200 621 #define MXI_VCTU0RDMSCR 0xFE964600 622 #define MXI_VCTU0WDMSCR 0xFE966600 623 #define MXI_VDCTU0RDMSCR 0xFE964604 624 #define MXI_VDCTU0WDMSCR 0xFE966604 625 #define MXI_VDCTU1RDMSCR 0xFE964608 626 #define MXI_VDCTU1WDMSCR 0xFE966608 627 #define MXI_VIN0WDMSCR 0xFE967608 628 #define MXI_VIN1WDMSCR 0xFE966E08 629 #define MXI_RDRWDMSCR 0xFE96760C 630 #define MXI_IMS01RDMSCR 0xFE965600 631 #define MXI_IMS01WDMSCR 0xFE967600 632 #define MXI_IMS23RDMSCR 0xFE965604 633 #define MXI_IMS23WDMSCR 0xFE967604 634 #define MXI_IMS45RDMSCR 0xFE964E00 635 #define MXI_IMS45WDMSCR 0xFE966E00 636 #define MXI_IMRRDMSCR 0xFE964E04 637 #define MXI_IMRWDMSCR 0xFE966E04 638 #define MXI_ROTCE4RDMSCR 0xFE965200 639 #define MXI_ROTCE4WDMSCR 0xFE967200 640 #define MXI_ROTVLC4RDMSCR 0xFE965204 641 #define MXI_ROTVLC4WDMSCR 0xFE967204 642 #define MXI_VSPD0RDMSCR 0xFE964A00 643 #define MXI_VSPD0WDMSCR 0xFE966A00 644 #define MXI_VSPD1RDMSCR 0xFE964A04 645 #define MXI_VSPD1WDMSCR 0xFE966A04 646 #define MXI_DU0RDMSCR 0xFE964A08 647 #define MXI_DU0WDMSCR 0xFE966A08 648 #define MXI_VSP0RDMSCR 0xFE964A0C 649 #define MXI_VSP0WDMSCR 0xFE966A0C 650 #define MXI_ROTCE0RDMSCR 0xFE965A00 651 #define MXI_ROTCE0WDMSCR 0xFE967A00 652 #define MXI_ROTVLC0RDMSCR 0xFE965A04 653 #define MXI_ROTVLC0WDMSCR 0xFE967A04 654 #define MXI_ROTCE1RDMSCR 0xFE965A08 655 #define MXI_ROTCE1WDMSCR 0xFE967A08 656 #define MXI_ROTVLC1RDMSCR 0xFE965A0C 657 #define MXI_ROTVLC1WDMSCR 0xFE967A0C 658 #define MXI_ROTCE2RDMSCR 0xFE965E00 659 #define MXI_ROTCE2WDMSCR 0xFE967E00 660 #define MXI_ROTVLC2RDMSCR 0xFE965E04 661 #define MXI_ROTVLC2WDMSCR 0xFE967E04 662 #define MXI_ROTCE3RDMSCR 0xFE965E08 663 #define MXI_ROTCE3WDMSCR 0xFE967E08 664 #define MXI_ROTVLC3RDMSCR 0xFE965E0C 665 #define MXI_ROTVLC3WDMSCR 0xFE967E0C 666 #endif /* R8A7792 */ 667 668 #define CCI_AXI_MMUS0DMSCR 0xFF882000 669 #define CCI_AXI_SYX2DMSCR 0xFF882004 670 #define CCI_AXI_MMURDMSCR 0xFF882008 671 #define CCI_AXI_MMUDSDMSCR 0xFF88200C 672 #define CCI_AXI_MMUMDMSCR 0xFF882010 673 #define CCI_AXI_MXIDMSCR 0xFF882014 674 #define CCI_AXI_MMUS1DMSCR 0xFF882018 675 #define CCI_AXI_MMUMPDMSCR 0xFF88201C 676 #define CCI_AXI_DVMDMSCR 0xFF882020 677 #define CCI_AXI_CCISLVDMSCR 0xFF882100 678 679 #define CCI_AXI_IPMMUIDVMCR 0xFF880400 680 #define CCI_AXI_IPMMURDVMCR 0xFF880404 681 #define CCI_AXI_IPMMUS0DVMCR 0xFF880408 682 #define CCI_AXI_IPMMUS1DVMCR 0xFF88040C 683 #define CCI_AXI_IPMMUMPDVMCR 0xFF880410 684 #define CCI_AXI_IPMMUDSDVMCR 0xFF880414 685 #define CCI_AXI_AX2ADDRMASK 0xFF88041C 686 687 #define PLL0CR 0xE61500D8 688 #define PLL0_STC_MASK 0x7F000000 689 #define PLL0_STC_BIT 24 690 #define PLLECR 0xE61500D0 691 #define PLL0ST 0x100 692 693 #ifndef __ASSEMBLY__ 694 #include <asm/types.h> 695 696 /* RWDT */ 697 struct rcar_rwdt { 698 u32 rwtcnt; /* 0x00 */ 699 u32 rwtcsra; /* 0x04 */ 700 u16 rwtcsrb; /* 0x08 */ 701 }; 702 703 /* SWDT */ 704 struct rcar_swdt { 705 u32 swtcnt; /* 0x00 */ 706 u32 swtcsra; /* 0x04 */ 707 u16 swtcsrb; /* 0x08 */ 708 }; 709 710 /* LBSC */ 711 struct rcar_lbsc { 712 u32 cs0ctrl; 713 u32 cs1ctrl; 714 u32 ecs0ctrl; 715 u32 ecs1ctrl; 716 u32 ecs2ctrl; 717 u32 ecs3ctrl; 718 u32 ecs4ctrl; 719 u32 ecs5ctrl; 720 u32 dummy0[4]; /* 0x20 .. 0x2C */ 721 u32 cswcr0; 722 u32 cswcr1; 723 u32 ecswcr0; 724 u32 ecswcr1; 725 u32 ecswcr2; 726 u32 ecswcr3; 727 u32 ecswcr4; 728 u32 ecswcr5; 729 u32 exdmawcr0; 730 u32 exdmawcr1; 731 u32 exdmawcr2; 732 u32 dummy1[9]; /* 0x5C .. 0x7C */ 733 u32 cspwcr0; 734 u32 cspwcr1; 735 u32 ecspwcr0; 736 u32 ecspwcr1; 737 u32 ecspwcr2; 738 u32 ecspwcr3; 739 u32 ecspwcr4; 740 u32 ecspwcr5; 741 u32 exwtsync; 742 u32 dummy2[3]; /* 0xA4 .. 0xAC */ 743 u32 cs0bstctl; 744 u32 cs0btph; 745 u32 dummy3[2]; /* 0xB8 .. 0xBC */ 746 u32 cs1gdst; 747 u32 ecs0gdst; 748 u32 ecs1gdst; 749 u32 ecs2gdst; 750 u32 ecs3gdst; 751 u32 ecs4gdst; 752 u32 ecs5gdst; 753 u32 dummy4[5]; /* 0xDC .. 0xEC */ 754 u32 exdmaset0; 755 u32 exdmaset1; 756 u32 exdmaset2; 757 u32 dummy5[5]; /* 0xFC .. 0x10C */ 758 u32 exdmcr0; 759 u32 exdmcr1; 760 u32 exdmcr2; 761 u32 dummy6[5]; /* 0x11C .. 0x12C */ 762 u32 bcintsr; 763 u32 bcintcr; 764 u32 bcintmr; 765 u32 dummy7; /* 0x13C */ 766 u32 exbatlv; 767 u32 exwtsts; 768 u32 dummy8[14]; /* 0x148 .. 0x17C */ 769 u32 atacsctrl; 770 u32 dummy9[15]; /* 0x184 .. 0x1BC */ 771 u32 exbct; 772 u32 extct; 773 }; 774 775 /* DBSC3 */ 776 struct rcar_dbsc3 { 777 u32 dummy0[3]; /* 0x00 .. 0x08 */ 778 u32 dbstate1; 779 u32 dbacen; 780 u32 dbrfen; 781 u32 dbcmd; 782 u32 dbwait; 783 u32 dbkind; 784 u32 dbconf0; 785 u32 dummy1[2]; /* 0x28 .. 0x2C */ 786 u32 dbphytype; 787 u32 dummy2[3]; /* 0x34 .. 0x3C */ 788 u32 dbtr0; 789 u32 dbtr1; 790 u32 dbtr2; 791 u32 dummy3; /* 0x4C */ 792 u32 dbtr3; 793 u32 dbtr4; 794 u32 dbtr5; 795 u32 dbtr6; 796 u32 dbtr7; 797 u32 dbtr8; 798 u32 dbtr9; 799 u32 dbtr10; 800 u32 dbtr11; 801 u32 dbtr12; 802 u32 dbtr13; 803 u32 dbtr14; 804 u32 dbtr15; 805 u32 dbtr16; 806 u32 dbtr17; 807 u32 dbtr18; 808 u32 dbtr19; 809 u32 dummy4[7]; /* 0x94 .. 0xAC */ 810 u32 dbbl; 811 u32 dummy5[3]; /* 0xB4 .. 0xBC */ 812 u32 dbadj0; 813 u32 dummy6; /* 0xC4 */ 814 u32 dbadj2; 815 u32 dummy7[5]; /* 0xCC .. 0xDC */ 816 u32 dbrfcnf0; 817 u32 dbrfcnf1; 818 u32 dbrfcnf2; 819 u32 dummy8[2]; /* 0xEC .. 0xF0 */ 820 u32 dbcalcnf; 821 u32 dbcaltr; 822 u32 dummy9; /* 0xFC */ 823 u32 dbrnk0; 824 u32 dummy10[31]; /* 0x104 .. 0x17C */ 825 u32 dbpdncnf; 826 u32 dummy11[47]; /* 0x184 ..0x23C */ 827 u32 dbdfistat; 828 u32 dbdficnt; 829 u32 dummy12[14]; /* 0x248 .. 0x27C */ 830 u32 dbpdlck; 831 u32 dummy13[3]; /* 0x284 .. 0x28C */ 832 u32 dbpdrga; 833 u32 dummy14[3]; /* 0x294 .. 0x29C */ 834 u32 dbpdrgd; 835 u32 dummy15[24]; /* 0x2A4 .. 0x300 */ 836 u32 dbbs0cnt1; 837 u32 dummy16[30]; /* 0x308 .. 0x37C */ 838 u32 dbwt0cnf0; 839 u32 dbwt0cnf1; 840 u32 dbwt0cnf2; 841 u32 dbwt0cnf3; 842 u32 dbwt0cnf4; 843 u32 dummy17[27]; /* 0x394 .. 0x3FC */ 844 u32 dbeccmode; 845 u32 dummy18[3]; /* 0x404 .. 0x40C */ 846 u32 dbeccarea0; 847 u32 dbeccarea1; 848 u32 dbeccarea2; 849 u32 dbeccarea3; 850 u32 dummy19[4]; /* 0x420 .. 0x42C */ 851 u32 dbeccintenable; 852 u32 dbeccintdetect; 853 u32 dummy20[22]; /* 0x438 .. 0x48C */ 854 u32 dbeccmodulcnt; 855 u32 dummy21[27]; /* 0x494 .. 0x4FC */ 856 u32 dbschecnt0; 857 u32 dummy22[63]; /* 0x504 .. 0x5FC */ 858 u32 dbreradr0; 859 u32 dbreblane0; 860 u32 dbrerid0; 861 u32 dbrerinfo0; 862 u32 dbureradr0; 863 u32 dbureblane0; 864 u32 dburerid0; 865 u32 dburerinfo0; 866 u32 dbreradr1; 867 u32 dbreblane1; 868 u32 dbrerid1; 869 u32 dbrerinfo1; 870 u32 dbureradr1; 871 u32 dbureblane1; 872 u32 dburerid1; 873 u32 dburerinfo1; 874 u32 dbreradr2; 875 u32 dbreblane2; 876 u32 dbrerid2; 877 u32 dbrerinfo2; 878 u32 dbureradr2; 879 u32 dbureblane2; 880 u32 dburerid2; 881 u32 dburerinfo2; 882 u32 dbreradr3; 883 u32 dbreblane3; 884 u32 dbrerid3; 885 u32 dbrerinfo3; 886 u32 dbureradr3; 887 u32 dbureblane3; 888 u32 dburerid3; 889 u32 dburerinfo3; 890 u32 dummy23[160]; /* 0x680 .. 0x8FC */ 891 u32 dbpccr; 892 u32 dbpeier; 893 u32 dbpeisr; 894 u32 dummy24; 895 u32 dbwdpesr0; 896 u32 dbwspesr0; 897 u32 dbpwear0; 898 u32 dbpweid0; 899 u32 dbpweinfo0; 900 u32 dummy25[3]; /* 0x924 .. 0x92C */ 901 u32 dbwdpesr1; 902 u32 dbwspesr1; 903 u32 dbpwear1; 904 u32 dbpweid1; 905 u32 dbpweinfo1; 906 u32 dummy26[3]; /* 0x944 .. 0x94C */ 907 u32 dbwdpesr2; 908 u32 dbwspesr2; 909 u32 dbpwear2; 910 u32 dbpweid2; 911 u32 dbpweinfo2; 912 u32 dummy27[3]; /* 0x964 .. 0x96C */ 913 u32 dbwdpesr3; 914 u32 dbwspesr3; 915 u32 dbpwear3; 916 u32 dbpweid3; 917 u32 dbpweinfo3; 918 }; 919 920 /* GPIO */ 921 struct rcar_gpio { 922 u32 iointsel; 923 u32 inoutsel; 924 u32 outdt; 925 u32 indt; 926 u32 intdt; 927 u32 intclr; 928 u32 intmsk; 929 u32 posneg; 930 u32 edglevel; 931 u32 filonoff; 932 u32 intmsks; 933 u32 mskclrs; 934 u32 outdtsel; 935 u32 outdth; 936 u32 outdtl; 937 u32 bothedge; 938 }; 939 940 /* S3C(QoS) */ 941 struct rcar_s3c { 942 u32 s3cexcladdmsk; 943 u32 s3cexclidmsk; 944 u32 s3cadsplcr; 945 u32 s3cmaar; 946 u32 s3carcr11; 947 u32 s3crorr; 948 u32 s3cworr; 949 u32 s3carcr22; 950 u32 dummy1[2]; /* 0x20 .. 0x24 */ 951 u32 s3cmctr; 952 u32 dummy2; /* 0x2C */ 953 u32 cconf0; 954 u32 cconf1; 955 u32 cconf2; 956 u32 cconf3; 957 }; 958 959 struct rcar_s3c_qos { 960 u32 s3cqos0; 961 u32 s3cqos1; 962 u32 s3cqos2; 963 u32 s3cqos3; 964 u32 s3cqos4; 965 u32 s3cqos5; 966 u32 s3cqos6; 967 u32 s3cqos7; 968 u32 s3cqos8; 969 }; 970 971 /* DBSC(QoS) */ 972 struct rcar_dbsc3_qos { 973 u32 dblgcnt; 974 u32 dbtmval0; 975 u32 dbtmval1; 976 u32 dbtmval2; 977 u32 dbtmval3; 978 u32 dbrqctr; 979 u32 dbthres0; 980 u32 dbthres1; 981 u32 dbthres2; 982 u32 dummy0; /* 0x24 */ 983 u32 dblgqon; 984 }; 985 986 /* MXI(QoS) */ 987 struct rcar_mxi { 988 u32 mxsaar0; 989 u32 mxsaar1; 990 u32 dummy0[7]; /* 0x08 .. 0x20 */ 991 u32 mxaxiracr; /* R8a7790 only */ 992 u32 mxs3cracr; 993 u32 dummy1[2]; /* 0x2C .. 0x30 */ 994 u32 mxaxiwacr; /* R8a7790 only */ 995 u32 mxs3cwacr; 996 u32 dummy2; /* 0x3C */ 997 u32 mxrtcr; 998 u32 mxwtcr; 999 u32 mxaxirtcr; /* R8a7792 only */ 1000 u32 mxaxiwtcr; 1001 u32 mxs3crtcr; 1002 u32 mxs3cwtcr; 1003 }; 1004 1005 struct rcar_mxi_qos { 1006 u32 vspdu0; 1007 u32 vspdu1; 1008 u32 du0; 1009 u32 du1; 1010 }; 1011 1012 /* AXI(QoS) */ 1013 struct rcar_axi_qos { 1014 u32 qosconf; 1015 u32 qosctset0; 1016 u32 qosctset1; 1017 u32 qosctset2; 1018 u32 qosctset3; 1019 u32 qosreqctr; 1020 u32 qosthres0; 1021 u32 qosthres1; 1022 u32 qosthres2; 1023 u32 qosqon; 1024 u32 qosin; 1025 }; 1026 1027 #endif 1028 1029 #endif /* __ASM_ARCH_RCAR_BASE_H */ 1030