1 // SPDX-License-Identifier: GPL-2.0+
2 /*
3 * Copyright (C) 2016 Socionext Inc.
4 * Author: Masahiro Yamada <yamada.masahiro@socionext.com>
5 * Author: Kunihiko Hayashi <hayashi.kunihiko@socionext.com>
6 */
7
8 #include <common.h>
9 #include <dm.h>
10 #include <log.h>
11 #include <malloc.h>
12 #include <reset-uclass.h>
13 #include <clk.h>
14 #include <reset.h>
15 #include <dm/device_compat.h>
16 #include <linux/bitops.h>
17 #include <linux/io.h>
18 #include <linux/sizes.h>
19
20 struct uniphier_reset_data {
21 unsigned int id;
22 unsigned int reg;
23 unsigned int bit;
24 unsigned int flags;
25 #define UNIPHIER_RESET_ACTIVE_LOW BIT(0)
26 };
27
28 #define UNIPHIER_RESET_ID_END (unsigned int)(-1)
29
30 #define UNIPHIER_RESET_END \
31 { .id = UNIPHIER_RESET_ID_END }
32
33 #define UNIPHIER_RESET(_id, _reg, _bit) \
34 { \
35 .id = (_id), \
36 .reg = (_reg), \
37 .bit = (_bit), \
38 }
39
40 #define UNIPHIER_RESETX(_id, _reg, _bit) \
41 { \
42 .id = (_id), \
43 .reg = (_reg), \
44 .bit = (_bit), \
45 .flags = UNIPHIER_RESET_ACTIVE_LOW, \
46 }
47
48 /* System reset data */
49 static const struct uniphier_reset_data uniphier_pro4_sys_reset_data[] = {
50 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
51 UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
52 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
53 UNIPHIER_RESETX(12, 0x2000, 6), /* GIO */
54 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
55 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
56 UNIPHIER_RESETX(24, 0x2008, 2), /* PCIE */
57 UNIPHIER_RESET_END,
58 };
59
60 static const struct uniphier_reset_data uniphier_pxs2_sys_reset_data[] = {
61 UNIPHIER_RESETX(2, 0x2000, 2), /* NAND */
62 UNIPHIER_RESETX(6, 0x2000, 12), /* ETHER */
63 UNIPHIER_RESETX(8, 0x2000, 10), /* STDMAC */
64 UNIPHIER_RESETX(14, 0x2000, 17), /* USB30 */
65 UNIPHIER_RESETX(15, 0x2004, 17), /* USB31 */
66 UNIPHIER_RESETX(16, 0x2014, 4), /* USB30-PHY0 */
67 UNIPHIER_RESETX(17, 0x2014, 0), /* USB30-PHY1 */
68 UNIPHIER_RESETX(18, 0x2014, 2), /* USB30-PHY2 */
69 UNIPHIER_RESETX(20, 0x2014, 5), /* USB31-PHY0 */
70 UNIPHIER_RESETX(21, 0x2014, 1), /* USB31-PHY1 */
71 UNIPHIER_RESETX(28, 0x2014, 12), /* SATA */
72 UNIPHIER_RESET(29, 0x2014, 8), /* SATA-PHY (active high) */
73 UNIPHIER_RESET_END,
74 };
75
76 static const struct uniphier_reset_data uniphier_ld20_sys_reset_data[] = {
77 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
78 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
79 UNIPHIER_RESETX(6, 0x200c, 6), /* ETHER */
80 UNIPHIER_RESETX(8, 0x200c, 8), /* STDMAC */
81 UNIPHIER_RESETX(14, 0x200c, 5), /* USB30 */
82 UNIPHIER_RESETX(16, 0x200c, 12), /* USB30-PHY0 */
83 UNIPHIER_RESETX(17, 0x200c, 13), /* USB30-PHY1 */
84 UNIPHIER_RESETX(18, 0x200c, 14), /* USB30-PHY2 */
85 UNIPHIER_RESETX(19, 0x200c, 15), /* USB30-PHY3 */
86 UNIPHIER_RESETX(24, 0x200c, 4), /* PCIE */
87 UNIPHIER_RESET_END,
88 };
89
90 static const struct uniphier_reset_data uniphier_pxs3_sys_reset_data[] = {
91 UNIPHIER_RESETX(2, 0x200c, 0), /* NAND */
92 UNIPHIER_RESETX(4, 0x200c, 2), /* eMMC */
93 UNIPHIER_RESETX(6, 0x200c, 9), /* ETHER0 */
94 UNIPHIER_RESETX(7, 0x200c, 10), /* ETHER1 */
95 UNIPHIER_RESETX(8, 0x200c, 12), /* STDMAC */
96 UNIPHIER_RESETX(12, 0x200c, 4), /* USB30 link */
97 UNIPHIER_RESETX(13, 0x200c, 5), /* USB31 link */
98 UNIPHIER_RESETX(16, 0x200c, 16), /* USB30-PHY0 */
99 UNIPHIER_RESETX(17, 0x200c, 18), /* USB30-PHY1 */
100 UNIPHIER_RESETX(18, 0x200c, 20), /* USB30-PHY2 */
101 UNIPHIER_RESETX(20, 0x200c, 17), /* USB31-PHY0 */
102 UNIPHIER_RESETX(21, 0x200c, 19), /* USB31-PHY1 */
103 UNIPHIER_RESETX(24, 0x200c, 3), /* PCIE */
104 UNIPHIER_RESET_END,
105 };
106
107 /* Media I/O reset data */
108 #define UNIPHIER_MIO_RESET_SD(id, ch) \
109 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 0)
110
111 #define UNIPHIER_MIO_RESET_SD_BRIDGE(id, ch) \
112 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 26)
113
114 #define UNIPHIER_MIO_RESET_EMMC_HW_RESET(id, ch) \
115 UNIPHIER_RESETX((id), 0x80 + 0x200 * (ch), 0)
116
117 #define UNIPHIER_MIO_RESET_USB2(id, ch) \
118 UNIPHIER_RESETX((id), 0x114 + 0x200 * (ch), 0)
119
120 #define UNIPHIER_MIO_RESET_USB2_BRIDGE(id, ch) \
121 UNIPHIER_RESETX((id), 0x110 + 0x200 * (ch), 24)
122
123 #define UNIPHIER_MIO_RESET_DMAC(id) \
124 UNIPHIER_RESETX((id), 0x110, 17)
125
126 static const struct uniphier_reset_data uniphier_mio_reset_data[] = {
127 UNIPHIER_MIO_RESET_SD(0, 0),
128 UNIPHIER_MIO_RESET_SD(1, 1),
129 UNIPHIER_MIO_RESET_SD(2, 2),
130 UNIPHIER_MIO_RESET_SD_BRIDGE(3, 0),
131 UNIPHIER_MIO_RESET_SD_BRIDGE(4, 1),
132 UNIPHIER_MIO_RESET_SD_BRIDGE(5, 2),
133 UNIPHIER_MIO_RESET_EMMC_HW_RESET(6, 1),
134 UNIPHIER_MIO_RESET_DMAC(7),
135 UNIPHIER_MIO_RESET_USB2(8, 0),
136 UNIPHIER_MIO_RESET_USB2(9, 1),
137 UNIPHIER_MIO_RESET_USB2(10, 2),
138 UNIPHIER_MIO_RESET_USB2(11, 3),
139 UNIPHIER_MIO_RESET_USB2_BRIDGE(12, 0),
140 UNIPHIER_MIO_RESET_USB2_BRIDGE(13, 1),
141 UNIPHIER_MIO_RESET_USB2_BRIDGE(14, 2),
142 UNIPHIER_MIO_RESET_USB2_BRIDGE(15, 3),
143 UNIPHIER_RESET_END,
144 };
145
146 /* Peripheral reset data */
147 #define UNIPHIER_PERI_RESET_UART(id, ch) \
148 UNIPHIER_RESETX((id), 0x114, 19 + (ch))
149
150 #define UNIPHIER_PERI_RESET_I2C(id, ch) \
151 UNIPHIER_RESETX((id), 0x114, 5 + (ch))
152
153 #define UNIPHIER_PERI_RESET_FI2C(id, ch) \
154 UNIPHIER_RESETX((id), 0x114, 24 + (ch))
155
156 static const struct uniphier_reset_data uniphier_ld4_peri_reset_data[] = {
157 UNIPHIER_PERI_RESET_UART(0, 0),
158 UNIPHIER_PERI_RESET_UART(1, 1),
159 UNIPHIER_PERI_RESET_UART(2, 2),
160 UNIPHIER_PERI_RESET_UART(3, 3),
161 UNIPHIER_PERI_RESET_I2C(4, 0),
162 UNIPHIER_PERI_RESET_I2C(5, 1),
163 UNIPHIER_PERI_RESET_I2C(6, 2),
164 UNIPHIER_PERI_RESET_I2C(7, 3),
165 UNIPHIER_PERI_RESET_I2C(8, 4),
166 UNIPHIER_RESET_END,
167 };
168
169 static const struct uniphier_reset_data uniphier_pro4_peri_reset_data[] = {
170 UNIPHIER_PERI_RESET_UART(0, 0),
171 UNIPHIER_PERI_RESET_UART(1, 1),
172 UNIPHIER_PERI_RESET_UART(2, 2),
173 UNIPHIER_PERI_RESET_UART(3, 3),
174 UNIPHIER_PERI_RESET_FI2C(4, 0),
175 UNIPHIER_PERI_RESET_FI2C(5, 1),
176 UNIPHIER_PERI_RESET_FI2C(6, 2),
177 UNIPHIER_PERI_RESET_FI2C(7, 3),
178 UNIPHIER_PERI_RESET_FI2C(8, 4),
179 UNIPHIER_PERI_RESET_FI2C(9, 5),
180 UNIPHIER_PERI_RESET_FI2C(10, 6),
181 UNIPHIER_RESET_END,
182 };
183
184 /* Glue reset data */
185 static const struct uniphier_reset_data uniphier_pro4_usb3_reset_data[] = {
186 UNIPHIER_RESETX(15, 0, 15)
187 };
188
189 /* core implementaton */
190 struct uniphier_reset_priv {
191 void __iomem *base;
192 const struct uniphier_reset_data *data;
193 struct clk_bulk clks;
194 struct reset_ctl_bulk rsts;
195 };
196
uniphier_reset_update(struct reset_ctl * reset_ctl,int assert)197 static int uniphier_reset_update(struct reset_ctl *reset_ctl, int assert)
198 {
199 struct uniphier_reset_priv *priv = dev_get_priv(reset_ctl->dev);
200 unsigned long id = reset_ctl->id;
201 const struct uniphier_reset_data *p;
202
203 for (p = priv->data; p->id != UNIPHIER_RESET_ID_END; p++) {
204 u32 mask, val;
205
206 if (p->id != id)
207 continue;
208
209 val = readl(priv->base + p->reg);
210
211 if (p->flags & UNIPHIER_RESET_ACTIVE_LOW)
212 assert = !assert;
213
214 mask = BIT(p->bit);
215
216 if (assert)
217 val |= mask;
218 else
219 val &= ~mask;
220
221 writel(val, priv->base + p->reg);
222
223 return 0;
224 }
225
226 dev_err(reset_ctl->dev, "reset_id=%lu was not handled\n", id);
227
228 return -EINVAL;
229 }
230
uniphier_reset_assert(struct reset_ctl * reset_ctl)231 static int uniphier_reset_assert(struct reset_ctl *reset_ctl)
232 {
233 return uniphier_reset_update(reset_ctl, 1);
234 }
235
uniphier_reset_deassert(struct reset_ctl * reset_ctl)236 static int uniphier_reset_deassert(struct reset_ctl *reset_ctl)
237 {
238 return uniphier_reset_update(reset_ctl, 0);
239 }
240
241 static const struct reset_ops uniphier_reset_ops = {
242 .rst_assert = uniphier_reset_assert,
243 .rst_deassert = uniphier_reset_deassert,
244 };
245
uniphier_reset_rst_init(struct udevice * dev)246 static int uniphier_reset_rst_init(struct udevice *dev)
247 {
248 struct uniphier_reset_priv *priv = dev_get_priv(dev);
249 int ret;
250
251 ret = reset_get_bulk(dev, &priv->rsts);
252 if (ret == -ENOSYS || ret == -ENOENT)
253 return 0;
254 else if (ret)
255 return ret;
256
257 ret = reset_deassert_bulk(&priv->rsts);
258 if (ret)
259 reset_release_bulk(&priv->rsts);
260
261 return ret;
262 }
263
uniphier_reset_clk_init(struct udevice * dev)264 static int uniphier_reset_clk_init(struct udevice *dev)
265 {
266 struct uniphier_reset_priv *priv = dev_get_priv(dev);
267 int ret;
268
269 ret = clk_get_bulk(dev, &priv->clks);
270 if (ret == -ENOSYS || ret == -ENOENT)
271 return 0;
272 if (ret)
273 return ret;
274
275 ret = clk_enable_bulk(&priv->clks);
276 if (ret)
277 clk_release_bulk(&priv->clks);
278
279 return ret;
280 }
281
uniphier_reset_probe(struct udevice * dev)282 static int uniphier_reset_probe(struct udevice *dev)
283 {
284 struct uniphier_reset_priv *priv = dev_get_priv(dev);
285 fdt_addr_t addr;
286 int ret;
287
288 addr = dev_read_addr(dev->parent);
289 if (addr == FDT_ADDR_T_NONE)
290 return -EINVAL;
291
292 priv->base = devm_ioremap(dev, addr, SZ_4K);
293 if (!priv->base)
294 return -ENOMEM;
295
296 priv->data = (void *)dev_get_driver_data(dev);
297
298 ret = uniphier_reset_clk_init(dev);
299 if (ret)
300 return ret;
301
302 return uniphier_reset_rst_init(dev);
303 }
304
305 static const struct udevice_id uniphier_reset_match[] = {
306 /* System reset */
307 {
308 .compatible = "socionext,uniphier-ld4-reset",
309 .data = (ulong)uniphier_pro4_sys_reset_data,
310 },
311 {
312 .compatible = "socionext,uniphier-pro4-reset",
313 .data = (ulong)uniphier_pro4_sys_reset_data,
314 },
315 {
316 .compatible = "socionext,uniphier-sld8-reset",
317 .data = (ulong)uniphier_pro4_sys_reset_data,
318 },
319 {
320 .compatible = "socionext,uniphier-pro5-reset",
321 .data = (ulong)uniphier_pro4_sys_reset_data,
322 },
323 {
324 .compatible = "socionext,uniphier-pxs2-reset",
325 .data = (ulong)uniphier_pxs2_sys_reset_data,
326 },
327 {
328 .compatible = "socionext,uniphier-ld11-reset",
329 .data = (ulong)uniphier_ld20_sys_reset_data,
330 },
331 {
332 .compatible = "socionext,uniphier-ld20-reset",
333 .data = (ulong)uniphier_ld20_sys_reset_data,
334 },
335 {
336 .compatible = "socionext,uniphier-pxs3-reset",
337 .data = (ulong)uniphier_pxs3_sys_reset_data,
338 },
339 /* Media I/O reset */
340 {
341 .compatible = "socionext,uniphier-ld4-mio-reset",
342 .data = (ulong)uniphier_mio_reset_data,
343 },
344 {
345 .compatible = "socionext,uniphier-pro4-mio-reset",
346 .data = (ulong)uniphier_mio_reset_data,
347 },
348 {
349 .compatible = "socionext,uniphier-sld8-mio-reset",
350 .data = (ulong)uniphier_mio_reset_data,
351 },
352 {
353 .compatible = "socionext,uniphier-pro5-mio-reset",
354 .data = (ulong)uniphier_mio_reset_data,
355 },
356 {
357 .compatible = "socionext,uniphier-pxs2-mio-reset",
358 .data = (ulong)uniphier_mio_reset_data,
359 },
360 {
361 .compatible = "socionext,uniphier-ld11-mio-reset",
362 .data = (ulong)uniphier_mio_reset_data,
363 },
364 {
365 .compatible = "socionext,uniphier-ld11-sd-reset",
366 .data = (ulong)uniphier_mio_reset_data,
367 },
368 {
369 .compatible = "socionext,uniphier-ld20-sd-reset",
370 .data = (ulong)uniphier_mio_reset_data,
371 },
372 {
373 .compatible = "socionext,uniphier-pxs3-sd-reset",
374 .data = (ulong)uniphier_mio_reset_data,
375 },
376 /* Peripheral reset */
377 {
378 .compatible = "socionext,uniphier-ld4-peri-reset",
379 .data = (ulong)uniphier_ld4_peri_reset_data,
380 },
381 {
382 .compatible = "socionext,uniphier-pro4-peri-reset",
383 .data = (ulong)uniphier_pro4_peri_reset_data,
384 },
385 {
386 .compatible = "socionext,uniphier-sld8-peri-reset",
387 .data = (ulong)uniphier_ld4_peri_reset_data,
388 },
389 {
390 .compatible = "socionext,uniphier-pro5-peri-reset",
391 .data = (ulong)uniphier_pro4_peri_reset_data,
392 },
393 {
394 .compatible = "socionext,uniphier-pxs2-peri-reset",
395 .data = (ulong)uniphier_pro4_peri_reset_data,
396 },
397 {
398 .compatible = "socionext,uniphier-ld11-peri-reset",
399 .data = (ulong)uniphier_pro4_peri_reset_data,
400 },
401 {
402 .compatible = "socionext,uniphier-ld20-peri-reset",
403 .data = (ulong)uniphier_pro4_peri_reset_data,
404 },
405 {
406 .compatible = "socionext,uniphier-pxs3-peri-reset",
407 .data = (ulong)uniphier_pro4_peri_reset_data,
408 },
409 /* USB glue reset */
410 {
411 .compatible = "socionext,uniphier-pro4-usb3-reset",
412 .data = (ulong)uniphier_pro4_usb3_reset_data,
413 },
414 {
415 .compatible = "socionext,uniphier-pro5-usb3-reset",
416 .data = (ulong)uniphier_pro4_usb3_reset_data,
417 },
418 {
419 .compatible = "socionext,uniphier-pxs2-usb3-reset",
420 .data = (ulong)uniphier_pro4_usb3_reset_data,
421 },
422 {
423 .compatible = "socionext,uniphier-ld20-usb3-reset",
424 .data = (ulong)uniphier_pro4_usb3_reset_data,
425 },
426 {
427 .compatible = "socionext,uniphier-pxs3-usb3-reset",
428 .data = (ulong)uniphier_pro4_usb3_reset_data,
429 },
430 {
431 .compatible = "socionext,uniphier-nx1-usb3-reset",
432 .data = (ulong)uniphier_pro4_usb3_reset_data,
433 },
434 { /* sentinel */ }
435 };
436
437 U_BOOT_DRIVER(uniphier_reset) = {
438 .name = "uniphier-reset",
439 .id = UCLASS_RESET,
440 .of_match = uniphier_reset_match,
441 .probe = uniphier_reset_probe,
442 .priv_auto = sizeof(struct uniphier_reset_priv),
443 .ops = &uniphier_reset_ops,
444 };
445