Lines Matching refs:hw_base
76 #define GIC_CPU_CTRL(hw_base) HWREG32((hw_base) + 0x00U) argument
77 #define GIC_CPU_PRIMASK(hw_base) HWREG32((hw_base) + 0x04U) argument
78 #define GIC_CPU_BINPOINT(hw_base) HWREG32((hw_base) + 0x08U) argument
79 #define GIC_CPU_INTACK(hw_base) HWREG32((hw_base) + 0x0cU) argument
80 #define GIC_CPU_EOI(hw_base) HWREG32((hw_base) + 0x10U) argument
81 #define GIC_CPU_RUNNINGPRI(hw_base) HWREG32((hw_base) + 0x14U) argument
82 #define GIC_CPU_HIGHPRI(hw_base) HWREG32((hw_base) + 0x18U) argument
83 #define GIC_CPU_IIDR(hw_base) HWREG32((hw_base) + 0xFCU) argument
86 #define GIC_DIST_CTRL(hw_base) HWREG32((hw_base) + 0x000U) argument
87 #define GIC_DIST_TYPE(hw_base) HWREG32((hw_base) + 0x004U) argument
88 #define GIC_DIST_IIDR(hw_base) HWREG32((hw_base) + 0x008U) argument
89 #define GIC_DIST_IGROUP(hw_base, n) HWREG32((hw_base) + 0x080U + ((n) / 32U) * 4U) argument
90 #define GIC_DIST_ENABLE_SET(hw_base, n) HWREG32((hw_base) + 0x100U + ((n) / 32U) * 4U) argument
91 #define GIC_DIST_ENABLE_CLEAR(hw_base, n) HWREG32((hw_base) + 0x180U + ((n) / 32U) * 4U) argument
92 #define GIC_DIST_PENDING_SET(hw_base, n) HWREG32((hw_base) + 0x200U + ((n) / 32U) * 4U) argument
93 #define GIC_DIST_PENDING_CLEAR(hw_base, n) HWREG32((hw_base) + 0x280U + ((n) / 32U) * 4U) argument
94 #define GIC_DIST_ACTIVE_SET(hw_base, n) HWREG32((hw_base) + 0x300U + ((n) / 32U) * 4U) argument
95 #define GIC_DIST_ACTIVE_CLEAR(hw_base, n) HWREG32((hw_base) + 0x380U + ((n) / 32U) * 4U) argument
96 #define GIC_DIST_PRI(hw_base, n) HWREG32((hw_base) + 0x400U + ((n) / 4U) * 4U) argument
97 #define GIC_DIST_TARGET(hw_base, n) HWREG32((hw_base) + 0x800U + ((n) / 4U) * 4U) argument
98 #define GIC_DIST_CONFIG(hw_base, n) HWREG32((hw_base) + 0xc00U + ((n) / 16U) * 4U) argument
99 #define GIC_DIST_SOFTINT(hw_base) HWREG32((hw_base) + 0xf00U) argument
100 #define GIC_DIST_CPENDSGI(hw_base, n) HWREG32((hw_base) + 0xf10U + ((n) / 4U) * 4U) argument
101 #define GIC_DIST_SPENDSGI(hw_base, n) HWREG32((hw_base) + 0xf20U + ((n) / 4U) * 4U) argument
102 #define GIC_DIST_ICPIDR2(hw_base) HWREG32((hw_base) + 0xfe8U) argument
103 #define GIC_DIST_IROUTER(hw_base, n) HWREG64((hw_base) + 0x6000U + (n) * 8U) argument
109 #define GIC_RDIST_CTRL(hw_base) HWREG32((hw_base) + 0x000U) argument
110 #define GIC_RDIST_IIDR(hw_base) HWREG32((hw_base) + 0x004U) argument
111 #define GIC_RDIST_TYPER(hw_base) HWREG64((hw_base) + 0x008U) argument
112 #define GIC_RDIST_TSTATUSR(hw_base) HWREG32((hw_base) + 0x010U) argument
113 #define GIC_RDIST_WAKER(hw_base) HWREG32((hw_base) + 0x014U) argument
114 #define GIC_RDIST_SETLPIR(hw_base) HWREG32((hw_base) + 0x040U) argument
115 #define GIC_RDIST_CLRLPIR(hw_base) HWREG32((hw_base) + 0x048U) argument
116 #define GIC_RDIST_PROPBASER(hw_base) HWREG32((hw_base) + 0x070U) argument
117 #define GIC_RDIST_PENDBASER(hw_base) HWREG32((hw_base) + 0x078U) argument
118 #define GIC_RDIST_INVLPIR(hw_base) HWREG32((hw_base) + 0x0A0U) argument
119 #define GIC_RDIST_INVALLR(hw_base) HWREG32((hw_base) + 0x0B0U) argument
120 #define GIC_RDIST_SYNCR(hw_base) HWREG32((hw_base) + 0x0C0U) argument
122 #define GIC_RDISTSGI_IGROUPR0(hw_base, n) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x080U + (n) * 4U) argument
123 #define GIC_RDISTSGI_ISENABLER0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x100U) argument
124 #define GIC_RDISTSGI_ICENABLER0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x180U) argument
125 #define GIC_RDISTSGI_ISPENDR0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x200U) argument
126 #define GIC_RDISTSGI_ICPENDR0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x280U) argument
127 #define GIC_RDISTSGI_ISACTIVER0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x300U) argument
128 #define GIC_RDISTSGI_ICACTIVER0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x380U) argument
129 #define GIC_RDISTSGI_IPRIORITYR(hw_base, n) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0x400U + ((n) / 4… argument
130 #define GIC_RDISTSGI_ICFGR0(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0xC00U) argument
131 #define GIC_RDISTSGI_ICFGR1(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0xC04U) argument
132 #define GIC_RDISTSGI_IGRPMODR0(hw_base, n) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0xD00U + (n) * 4) argument
133 #define GIC_RDISTSGI_NSACR(hw_base) HWREG32((hw_base) + GIC_RSGI_OFFSET + 0xE00U) argument