Lines Matching refs:hw_base
20 #define INTC_REVISION(hw_base) REG32((hw_base) + 0x0) argument
21 #define INTC_SYSCONFIG(hw_base) REG32((hw_base) + 0x10) argument
22 #define INTC_SYSSTATUS(hw_base) REG32((hw_base) + 0x14) argument
23 #define INTC_SIR_IRQ(hw_base) REG32((hw_base) + 0x40) argument
24 #define INTC_SIR_FIQ(hw_base) REG32((hw_base) + 0x44) argument
25 #define INTC_CONTROL(hw_base) REG32((hw_base) + 0x48) argument
26 #define INTC_PROTECTION(hw_base) REG32((hw_base) + 0x4c) argument
27 #define INTC_IDLE(hw_base) REG32((hw_base) + 0x50) argument
28 #define INTC_IRQ_PRIORITY(hw_base) REG32((hw_base) + 0x60) argument
29 #define INTC_FIQ_PRIORITY(hw_base) REG32((hw_base) + 0x64) argument
30 #define INTC_THRESHOLD(hw_base) REG32((hw_base) + 0x68) argument
31 #define INTC_SICR(hw_base) REG32((hw_base) + 0x6c) argument
32 #define INTC_SCR(hw_base, n) REG32((hw_base) + 0x70 + ((n) * 0x04)) argument
33 #define INTC_ITR(hw_base, n) REG32((hw_base) + 0x80 + ((n) * 0x20)) argument
34 #define INTC_MIR(hw_base, n) REG32((hw_base) + 0x84 + ((n) * 0x20)) argument
35 #define INTC_MIR_CLEAR(hw_base, n) REG32((hw_base) + 0x88 + ((n) * 0x20)) argument
36 #define INTC_MIR_SET(hw_base, n) REG32((hw_base) + 0x8c + ((n) * 0x20)) argument
37 #define INTC_ISR_SET(hw_base, n) REG32((hw_base) + 0x90 + ((n) * 0x20)) argument
38 #define INTC_ISR_CLEAR(hw_base, n) REG32((hw_base) + 0x94 + ((n) * 0x20)) argument
39 #define INTC_PENDING_IRQ(hw_base, n) REG32((hw_base) + 0x98 + ((n) * 0x20)) argument
40 #define INTC_PENDING_FIQ(hw_base, n) REG32((hw_base) + 0x9c + ((n) * 0x20)) argument
41 #define INTC_ILR(hw_base, n) REG32((hw_base) + 0x100 + ((n) * 0x04)) argument