Lines Matching refs:stw
36 #define SAVE_GPR(n, base) stw n,GPR0+4*(n)(base)
70 stw r20,_CCR(r21); /* save registers */ \
71 stw r22,GPR22(r21); \
72 stw r23,GPR23(r21); \
74 stw r20,GPR20(r21); \
76 stw r22,GPR21(r21); \
78 stw r20,_LINK(r21); \
80 stw r22,_CTR(r21); \
82 stw r20,_XER(r21); \
84 stw r20,_DAR(r21); \
87 stw r0,GPR0(r21); \
88 stw r1,GPR1(r21); \
89 stw r2,GPR2(r21); \
90 stw r1,0(r21);/* back chain */ \
222 stw r0,GPR0(r1) /* save general purpose registers 0 */
226 stw r0,USPRG0(r1)
228 stw r0,CR(r1)
230 stw r0,XER(r1)
232 stw r0,CTR(r1)
234 stw r0, LR(r1)
237 stw r0,SRR0(r1)
239 stw r0,SRR1(r1)
272 stw r4,_DAR(r21)
274 stw r5,_DSISR(r21)
309 stw r0,GPR0(r1) /* save general purpose registers 0 */
313 stw r0,USPRG0(r1)
315 stw r0,CR(r1)
317 stw r0,XER(r1)
319 stw r0,CTR(r1)
321 stw r0, LR(r1)
324 stw r0,SRR0(r1)
326 stw r0,SRR1(r1)
453 stw r0, +12(r1) /* Save return addr (underflow vect) */
471 stw r22,_NIP(r21)
474 stw r23,_MSR(r21) /* MSC value when the exception returns */
481 stw r24,TRAP(r21) /* vector address, such as 0x1000 for PIT */
483 stw r22,RESULT(r21) /* clear the sc return value */