1 /* 2 * Copyright (c) 2006-2024, RT-Thread Development Team 3 * 4 * SPDX-License-Identifier: Apache-2.0 5 * 6 * Change Logs: 7 * Date Author Notes 8 * 2024/02/22 flyingcys first version 9 */ 10 #ifndef __DRV_ADC_H__ 11 #define __DRV_ADC_H__ 12 13 #include "pinctrl.h" 14 #include "mmio.h" 15 16 #define SARADC_BASE 0x030F0000 17 #define RTC_ADC_BASE 0x0502C000 18 #define SARADC_CH_MAX 3 19 20 #define SARADC_CTRL_OFFSET 0x04 21 #define SARADC_CTRL_START (1 << 0) 22 #define SARADC_CTRL_SEL_POS 0x04 23 24 #define SARADC_STATUS_OFFSET 0x08 25 #define SARADC_STATUS_BUSY (1 << 0) 26 27 #define SARADC_CYC_SET_OFFSET 0x0C 28 #define SARADC_CYC_CLKDIV_DIV_POS (12U) 29 #define SARADC_CYC_CLKDIV_DIV_MASK (0xF << SARADC_CYC_CLKDIV_DIV_POS) 30 #define SARADC_CYC_CLKDIV_DIV_1 (0U<< SARADC_CYC_CLKDIV_DIV_POS) 31 #define SARADC_CYC_CLKDIV_DIV_2 (1U<< SARADC_CYC_CLKDIV_DIV_POS) 32 #define SARADC_CYC_CLKDIV_DIV_3 (2U<< SARADC_CYC_CLKDIV_DIV_POS) 33 #define SARADC_CYC_CLKDIV_DIV_4 (3U<< SARADC_CYC_CLKDIV_DIV_POS) 34 #define SARADC_CYC_CLKDIV_DIV_5 (4U<< SARADC_CYC_CLKDIV_DIV_POS) 35 #define SARADC_CYC_CLKDIV_DIV_6 (5U<< SARADC_CYC_CLKDIV_DIV_POS) 36 #define SARADC_CYC_CLKDIV_DIV_7 (6U<< SARADC_CYC_CLKDIV_DIV_POS) 37 #define SARADC_CYC_CLKDIV_DIV_8 (7U<< SARADC_CYC_CLKDIV_DIV_POS) 38 #define SARADC_CYC_CLKDIV_DIV_9 (8U<< SARADC_CYC_CLKDIV_DIV_POS) 39 #define SARADC_CYC_CLKDIV_DIV_10 (9U<< SARADC_CYC_CLKDIV_DIV_POS) 40 #define SARADC_CYC_CLKDIV_DIV_11 (10U<< SARADC_CYC_CLKDIV_DIV_POS) 41 #define SARADC_CYC_CLKDIV_DIV_12 (11U<< SARADC_CYC_CLKDIV_DIV_POS) 42 #define SARADC_CYC_CLKDIV_DIV_13 (12U<< SARADC_CYC_CLKDIV_DIV_POS) 43 #define SARADC_CYC_CLKDIV_DIV_14 (13U<< SARADC_CYC_CLKDIV_DIV_POS) 44 #define SARADC_CYC_CLKDIV_DIV_15 (14U<< SARADC_CYC_CLKDIV_DIV_POS) 45 #define SARADC_CYC_CLKDIV_DIV_16 (15U<< SARADC_CYC_CLKDIV_DIV_POS) 46 47 #define SARADC_RESULT_OFFSET 0x014 48 #define SARADC_RESULT(n) (SARADC_RESULT_OFFSET + (n) * 4) 49 #define SARADC_RESULT_MASK 0x0FFF 50 #define SARADC_RESULT_VALID (1 << 15) 51 52 #define SARADC_TEST_OFFSET 0x030 53 #define SARADC_TEST_VREFSEL_BIT 2 54 55 #define SARADC_TRIM_OFFSET 0x034 56 57 int rt_hw_adc_init(void); 58 59 #endif /* __DRV_ADC_H__ */ 60