1 /* 2 * Copyright (C) 2021 Shanghai Eastsoft Microelectronics Co., Ltd. 3 * 4 */ 5 6 #ifndef __ES_CONF_INFO_CMU_H__ 7 #define __ES_CONF_INFO_CMU_H__ 8 9 10 /* 时钟树 配置 */ 11 12 #define ES_C_DIV_1 ALD_CMU_DIV_1 13 #define ES_C_DIV_2 ALD_CMU_DIV_2 14 #define ES_C_DIV_4 ALD_CMU_DIV_4 15 #define ES_C_DIV_8 ALD_CMU_DIV_8 16 #define ES_C_DIV_16 ALD_CMU_DIV_16 17 #define ES_C_DIV_32 ALD_CMU_DIV_32 18 #define ES_C_DIV_64 ALD_CMU_DIV_64 19 #define ES_C_DIV_128 ALD_CMU_DIV_128 20 #define ES_C_DIV_256 ALD_CMU_DIV_256 21 #define ES_C_DIV_512 ALD_CMU_DIV_512 22 #define ES_C_DIV_1024 ALD_CMU_DIV_1024 23 #define ES_C_DIV_2048 ALD_CMU_DIV_2048 24 #define ES_C_DIV_4096 ALD_CMU_DIV_4096 25 26 #define ES_C_HOSC_DIV_1 ALD_CMU_PLL1_INPUT_HOSC 27 #define ES_C_HOSC_DIV_2 ALD_CMU_PLL1_INPUT_HOSC_2 28 #define ES_C_HOSC_DIV_3 ALD_CMU_PLL1_INPUT_HOSC_3 29 #define ES_C_HOSC_DIV_4 ALD_CMU_PLL1_INPUT_HOSC_4 30 #define ES_C_HOSC_DIV_5 ALD_CMU_PLL1_INPUT_HOSC_5 31 #define ES_C_HOSC_DIV_6 ALD_CMU_PLL1_INPUT_HOSC_6 32 #define ES_C_HRC_DIV_6 ALD_CMU_PLL1_INPUT_HRC_6 33 34 35 36 37 38 #define ES_PLL1_REFER_CLK ES_C_PLL_REF_HOSC8M 39 #define ES_PLL1_OUT_CLK ES_C_PLL_OUT_72M 40 #define ES_CMU_PLL1_SAFE_EN ES_C_DISABLE 41 #define ES_CMU_HOSM_SAFE_EN ES_C_DISABLE 42 #define ES_CMU_LRC_EN ES_C_ENABLE 43 #define ES_CMU_HRC4M_EN ES_C_ENABLE 44 #define ES_CMU_HRC48M_EN ES_C_ENABLE 45 #define ES_CMU_SYS_DIV ES_C_DIV_1 46 #define ES_CMU_PCLK_DIV ES_C_DIV_1 47 #define ES_CMU_UART_BUAND_MAX XXXXXX 48 #define ES_CMU_UART_BUAND_MIN XXXXXX 49 #define ES_CMU_SPI_BUAND_MAX XXXXXX 50 #define ES_CMU_SPI_BUAND_MIN XXXXXX 51 #define ES_SYS_CLK_SOURSE CMU_CLOCK_PLL 52 #define ES_SYS_SOURCE_CLK 72000000 53 #define ES_PCLK_CLK 72000000 54 #define ES_SYS_HCLK_CLK 72000000 55 #define ES_CMU_EXTERN_CLK_HOSC 8000000 56 57 58 59 60 #endif 61