Home
last modified time | relevance | path

Searched refs:IT (Results 1 – 25 of 422) sorted by relevance

12345678910>>...17

/bsp/airm2m/air32f103/libraries/AIR32F10xLib/inc/
A Dair32f10x_dma.h196 #define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
248 #define IS_DMA_CLEAR_IT(IT) (((((IT) & 0xF0000000) == 0x00) || (((IT) & 0xEFF00000) == 0x00)) && ((… argument
250 #define IS_DMA_GET_IT(IT) (((IT) == DMA1_IT_GL1) || ((IT) == DMA1_IT_TC1) || \ argument
251 ((IT) == DMA1_IT_HT1) || ((IT) == DMA1_IT_TE1) || \
252 ((IT) == DMA1_IT_GL2) || ((IT) == DMA1_IT_TC2) || \
253 ((IT) == DMA1_IT_HT2) || ((IT) == DMA1_IT_TE2) || \
254 ((IT) == DMA1_IT_GL3) || ((IT) == DMA1_IT_TC3) || \
255 ((IT) == DMA1_IT_HT3) || ((IT) == DMA1_IT_TE3) || \
256 ((IT) == DMA1_IT_GL4) || ((IT) == DMA1_IT_TC4) || \
257 ((IT) == DMA1_IT_HT4) || ((IT) == DMA1_IT_TE4) || \
[all …]
A Dair32f10x_sdio.h199 #define IS_SDIO_IT(IT) ((((IT) & (uint32_t)0xFF000000) == 0x00) && ((IT) != (uint32_t)0x00)) argument
402 #define IS_SDIO_GET_IT(IT) (((IT) == SDIO_IT_CCRCFAIL) || \ argument
407 ((IT) == SDIO_IT_RXOVERR) || \
413 ((IT) == SDIO_IT_CMDACT) || \
414 ((IT) == SDIO_IT_TXACT) || \
415 ((IT) == SDIO_IT_RXACT) || \
422 ((IT) == SDIO_IT_TXDAVL) || \
423 ((IT) == SDIO_IT_RXDAVL) || \
424 ((IT) == SDIO_IT_SDIOIT) || \
425 ((IT) == SDIO_IT_CEATAEND))
[all …]
A Dair32f10x_usart.h231 #define IS_USART_CONFIG_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \ argument
232 ((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \
233 ((IT) == USART_IT_IDLE) || ((IT) == USART_IT_LBD) || \
234 ((IT) == USART_IT_CTS) || ((IT) == USART_IT_ERR))
235 #define IS_USART_GET_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \ argument
236 ((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \
237 ((IT) == USART_IT_IDLE) || ((IT) == USART_IT_LBD) || \
238 ((IT) == USART_IT_CTS) || ((IT) == USART_IT_ORE) || \
239 ((IT) == USART_IT_NE) || ((IT) == USART_IT_FE))
240 #define IS_USART_CLEAR_IT(IT) (((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \ argument
[all …]
/bsp/mm32l3xx/Libraries/MM32L3xx/HAL_lib/inc/
A DHAL_dma.h187 #define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
223 #define IS_DMA_CLEAR_IT(IT) (((((IT) & 0xF0000000) == 0x00) || (((IT) & 0xEFF00000) == 0x00)) && ((… argument
225 #define IS_DMA_GET_IT(IT) (((IT) == DMA1_IT_GL1) || ((IT) == DMA1_IT_TC1) || \ argument
226 ((IT) == DMA1_IT_HT1) || ((IT) == DMA1_IT_TE1) || \
227 ((IT) == DMA1_IT_GL2) || ((IT) == DMA1_IT_TC2) || \
228 ((IT) == DMA1_IT_HT2) || ((IT) == DMA1_IT_TE2) || \
229 ((IT) == DMA1_IT_GL3) || ((IT) == DMA1_IT_TC3) || \
230 ((IT) == DMA1_IT_HT3) || ((IT) == DMA1_IT_TE3) || \
231 ((IT) == DMA1_IT_GL4) || ((IT) == DMA1_IT_TC4) || \
232 ((IT) == DMA1_IT_HT4) || ((IT) == DMA1_IT_TE4) || \
[all …]
/bsp/mm32f103x/Libraries/MM32F103/HAL_lib/inc/
A DHAL_dma.h187 #define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
223 #define IS_DMA_CLEAR_IT(IT) (((((IT) & 0xF0000000) == 0x00) || (((IT) & 0xEFF00000) == 0x00)) && ((… argument
225 #define IS_DMA_GET_IT(IT) (((IT) == DMA1_IT_GL1) || ((IT) == DMA1_IT_TC1) || \ argument
226 ((IT) == DMA1_IT_HT1) || ((IT) == DMA1_IT_TE1) || \
227 ((IT) == DMA1_IT_GL2) || ((IT) == DMA1_IT_TC2) || \
228 ((IT) == DMA1_IT_HT2) || ((IT) == DMA1_IT_TE2) || \
229 ((IT) == DMA1_IT_GL3) || ((IT) == DMA1_IT_TC3) || \
230 ((IT) == DMA1_IT_HT3) || ((IT) == DMA1_IT_TE3) || \
231 ((IT) == DMA1_IT_GL4) || ((IT) == DMA1_IT_TC4) || \
232 ((IT) == DMA1_IT_HT4) || ((IT) == DMA1_IT_TE4) || \
[all …]
/bsp/n32/libraries/N32WB452_Firmware_Library/n32wb452_std_periph_driver/inc/
A Dn32wb452_dma.h217 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
285 #define IS_DMA_CLR_INT(IT) ((IT) != 0x00) argument
288 …(((IT) == DMA1_INT_GLB1) || ((IT) == DMA1_INT_TXC1) || ((IT) == DMA1_INT_HTX1) || ((IT) == DMA1_IN…
289 …|| ((IT) == DMA1_INT_GLB2) || ((IT) == DMA1_INT_TXC2) || ((IT) == DMA1_INT_HTX2) || ((IT) == DMA1_…
290 …|| ((IT) == DMA1_INT_GLB3) || ((IT) == DMA1_INT_TXC3) || ((IT) == DMA1_INT_HTX3) || ((IT) == DMA1_…
291 …|| ((IT) == DMA1_INT_GLB4) || ((IT) == DMA1_INT_TXC4) || ((IT) == DMA1_INT_HTX4) || ((IT) == DMA1_…
292 …|| ((IT) == DMA1_INT_GLB5) || ((IT) == DMA1_INT_TXC5) || ((IT) == DMA1_INT_HTX5) || ((IT) == DMA1_…
293 …|| ((IT) == DMA1_INT_GLB6) || ((IT) == DMA1_INT_TXC6) || ((IT) == DMA1_INT_HTX6) || ((IT) == DMA1_…
294 …|| ((IT) == DMA1_INT_GLB7) || ((IT) == DMA1_INT_TXC7) || ((IT) == DMA1_INT_HTX7) || ((IT) == DMA1_…
295 …|| ((IT) == DMA1_INT_GLB8) || ((IT) == DMA1_INT_TXC8) || ((IT) == DMA1_INT_HTX8) || ((IT) == DMA1_…
[all …]
A Dn32wb452_sdio.h227 #define IS_SDIO_INT(IT) ((((IT) & (uint32_t)0xFF000000) == 0x00) && ((IT) != (uint32_t)0x00)) argument
404 #define IS_SDIO_GET_INT(IT) … argument
405 …(((IT) == SDIO_INT_CCRCERR) || ((IT) == SDIO_INT_DCRCERR) || ((IT) == SDIO_INT_CMDTIMEOUT) …
406 …|| ((IT) == SDIO_INT_DATTIMEOUT) || ((IT) == SDIO_INT_TXURERR) || ((IT) == SDIO_INT_RXORERR) …
407 …|| ((IT) == SDIO_INT_CMDRESPRECV) || ((IT) == SDIO_INT_CMDSEND) || ((IT) == SDIO_INT_DATEND) …
408 …|| ((IT) == SDIO_INT_SBERR) || ((IT) == SDIO_INT_DATBLKEND) || ((IT) == SDIO_INT_CMDRUN) …
409 …|| ((IT) == SDIO_INT_TXRUN) || ((IT) == SDIO_INT_RXRUN) || ((IT) == SDIO_INT_TFIFOHE) …
410 …|| ((IT) == SDIO_INT_RFIFOHF) || ((IT) == SDIO_INT_TFIFOF) || ((IT) == SDIO_INT_RFIFOF) …
411 …|| ((IT) == SDIO_INT_TFIFOE) || ((IT) == SDIO_INT_RFIFOE) || ((IT) == SDIO_INT_TDATVALID) …
412 || ((IT) == SDIO_INT_RDATVALID) || ((IT) == SDIO_INT_SDIOINT) || ((IT) == SDIO_INT_CEATAF))
[all …]
/bsp/n32g452xx/Libraries/N32_Std_Driver/n32g45x_std_periph_driver/inc/
A Dn32g45x_dma.h217 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
285 #define IS_DMA_CLR_INT(IT) (((((IT)&0xF0000000) == 0x00) || (((IT)&0xEFF00000) == 0x00)) && ((IT) !… argument
288 …(((IT) == DMA1_INT_GLB1) || ((IT) == DMA1_INT_TXC1) || ((IT) == DMA1_INT_HTX1) || ((IT) == DMA1_IN…
289 …|| ((IT) == DMA1_INT_GLB2) || ((IT) == DMA1_INT_TXC2) || ((IT) == DMA1_INT_HTX2) || ((IT) == DMA1_…
290 …|| ((IT) == DMA1_INT_GLB3) || ((IT) == DMA1_INT_TXC3) || ((IT) == DMA1_INT_HTX3) || ((IT) == DMA1_…
291 …|| ((IT) == DMA1_INT_GLB4) || ((IT) == DMA1_INT_TXC4) || ((IT) == DMA1_INT_HTX4) || ((IT) == DMA1_…
292 …|| ((IT) == DMA1_INT_GLB5) || ((IT) == DMA1_INT_TXC5) || ((IT) == DMA1_INT_HTX5) || ((IT) == DMA1_…
293 …|| ((IT) == DMA1_INT_GLB6) || ((IT) == DMA1_INT_TXC6) || ((IT) == DMA1_INT_HTX6) || ((IT) == DMA1_…
294 …|| ((IT) == DMA1_INT_GLB7) || ((IT) == DMA1_INT_TXC7) || ((IT) == DMA1_INT_HTX7) || ((IT) == DMA1_…
295 …|| ((IT) == DMA1_INT_GLB8) || ((IT) == DMA1_INT_TXC8) || ((IT) == DMA1_INT_HTX8) || ((IT) == DMA1_…
[all …]
A Dn32g45x_sdio.h227 #define IS_SDIO_INT(IT) ((((IT) & (uint32_t)0xFF000000) == 0x00) && ((IT) != (uint32_t)0x00)) argument
404 #define IS_SDIO_GET_INT(IT) … argument
405 …(((IT) == SDIO_INT_CCRCERR) || ((IT) == SDIO_INT_DCRCERR) || ((IT) == SDIO_INT_CMDTIMEOUT) …
406 …|| ((IT) == SDIO_INT_DATTIMEOUT) || ((IT) == SDIO_INT_TXURERR) || ((IT) == SDIO_INT_RXORERR) …
407 …|| ((IT) == SDIO_INT_CMDRESPRECV) || ((IT) == SDIO_INT_CMDSEND) || ((IT) == SDIO_INT_DATEND) …
408 …|| ((IT) == SDIO_INT_SBERR) || ((IT) == SDIO_INT_DATBLKEND) || ((IT) == SDIO_INT_CMDRUN) …
409 …|| ((IT) == SDIO_INT_TXRUN) || ((IT) == SDIO_INT_RXRUN) || ((IT) == SDIO_INT_TFIFOHE) …
410 …|| ((IT) == SDIO_INT_RFIFOHF) || ((IT) == SDIO_INT_TFIFOF) || ((IT) == SDIO_INT_RFIFOF) …
411 …|| ((IT) == SDIO_INT_TFIFOE) || ((IT) == SDIO_INT_RFIFOE) || ((IT) == SDIO_INT_TDATVALID) …
412 || ((IT) == SDIO_INT_RDATVALID) || ((IT) == SDIO_INT_SDIOINT) || ((IT) == SDIO_INT_CEATAF))
[all …]
/bsp/n32/libraries/N32G45x_Firmware_Library/n32g45x_std_periph_driver/inc/
A Dn32g45x_dma.h217 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
285 #define IS_DMA_CLR_INT(IT) ((IT) != 0x00) argument
288 …(((IT) == DMA1_INT_GLB1) || ((IT) == DMA1_INT_TXC1) || ((IT) == DMA1_INT_HTX1) || ((IT) == DMA1_IN…
289 …|| ((IT) == DMA1_INT_GLB2) || ((IT) == DMA1_INT_TXC2) || ((IT) == DMA1_INT_HTX2) || ((IT) == DMA1_…
290 …|| ((IT) == DMA1_INT_GLB3) || ((IT) == DMA1_INT_TXC3) || ((IT) == DMA1_INT_HTX3) || ((IT) == DMA1_…
291 …|| ((IT) == DMA1_INT_GLB4) || ((IT) == DMA1_INT_TXC4) || ((IT) == DMA1_INT_HTX4) || ((IT) == DMA1_…
292 …|| ((IT) == DMA1_INT_GLB5) || ((IT) == DMA1_INT_TXC5) || ((IT) == DMA1_INT_HTX5) || ((IT) == DMA1_…
293 …|| ((IT) == DMA1_INT_GLB6) || ((IT) == DMA1_INT_TXC6) || ((IT) == DMA1_INT_HTX6) || ((IT) == DMA1_…
294 …|| ((IT) == DMA1_INT_GLB7) || ((IT) == DMA1_INT_TXC7) || ((IT) == DMA1_INT_HTX7) || ((IT) == DMA1_…
295 …|| ((IT) == DMA1_INT_GLB8) || ((IT) == DMA1_INT_TXC8) || ((IT) == DMA1_INT_HTX8) || ((IT) == DMA1_…
[all …]
A Dn32g45x_sdio.h227 #define IS_SDIO_INT(IT) ((((IT) & (uint32_t)0xFF000000) == 0x00) && ((IT) != (uint32_t)0x00)) argument
404 #define IS_SDIO_GET_INT(IT) … argument
405 …(((IT) == SDIO_INT_CCRCERR) || ((IT) == SDIO_INT_DCRCERR) || ((IT) == SDIO_INT_CMDTIMEOUT) …
406 …|| ((IT) == SDIO_INT_DATTIMEOUT) || ((IT) == SDIO_INT_TXURERR) || ((IT) == SDIO_INT_RXORERR) …
407 …|| ((IT) == SDIO_INT_CMDRESPRECV) || ((IT) == SDIO_INT_CMDSEND) || ((IT) == SDIO_INT_DATEND) …
408 …|| ((IT) == SDIO_INT_SBERR) || ((IT) == SDIO_INT_DATBLKEND) || ((IT) == SDIO_INT_CMDRUN) …
409 …|| ((IT) == SDIO_INT_TXRUN) || ((IT) == SDIO_INT_RXRUN) || ((IT) == SDIO_INT_TFIFOHE) …
410 …|| ((IT) == SDIO_INT_RFIFOHF) || ((IT) == SDIO_INT_TFIFOF) || ((IT) == SDIO_INT_RFIFOF) …
411 …|| ((IT) == SDIO_INT_TFIFOE) || ((IT) == SDIO_INT_RFIFOE) || ((IT) == SDIO_INT_TDATVALID) …
412 || ((IT) == SDIO_INT_RDATVALID) || ((IT) == SDIO_INT_SDIOINT) || ((IT) == SDIO_INT_CEATAF))
[all …]
/bsp/n32/libraries/N32G4FR_Firmware_Library/n32g4fr_std_periph_driver/inc/
A Dn32g4fr_dma.h217 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
285 #define IS_DMA_CLR_INT(IT) ((IT) != 0x00) argument
288 …(((IT) == DMA1_INT_GLB1) || ((IT) == DMA1_INT_TXC1) || ((IT) == DMA1_INT_HTX1) || ((IT) == DMA1_IN…
289 …|| ((IT) == DMA1_INT_GLB2) || ((IT) == DMA1_INT_TXC2) || ((IT) == DMA1_INT_HTX2) || ((IT) == DMA1_…
290 …|| ((IT) == DMA1_INT_GLB3) || ((IT) == DMA1_INT_TXC3) || ((IT) == DMA1_INT_HTX3) || ((IT) == DMA1_…
291 …|| ((IT) == DMA1_INT_GLB4) || ((IT) == DMA1_INT_TXC4) || ((IT) == DMA1_INT_HTX4) || ((IT) == DMA1_…
292 …|| ((IT) == DMA1_INT_GLB5) || ((IT) == DMA1_INT_TXC5) || ((IT) == DMA1_INT_HTX5) || ((IT) == DMA1_…
293 …|| ((IT) == DMA1_INT_GLB6) || ((IT) == DMA1_INT_TXC6) || ((IT) == DMA1_INT_HTX6) || ((IT) == DMA1_…
294 …|| ((IT) == DMA1_INT_GLB7) || ((IT) == DMA1_INT_TXC7) || ((IT) == DMA1_INT_HTX7) || ((IT) == DMA1_…
295 …|| ((IT) == DMA1_INT_GLB8) || ((IT) == DMA1_INT_TXC8) || ((IT) == DMA1_INT_HTX8) || ((IT) == DMA1_…
[all …]
A Dn32g4fr_sdio.h227 #define IS_SDIO_INT(IT) ((((IT) & (uint32_t)0xFF000000) == 0x00) && ((IT) != (uint32_t)0x00)) argument
404 #define IS_SDIO_GET_INT(IT) … argument
405 …(((IT) == SDIO_INT_CCRCERR) || ((IT) == SDIO_INT_DCRCERR) || ((IT) == SDIO_INT_CMDTIMEOUT) …
406 …|| ((IT) == SDIO_INT_DATTIMEOUT) || ((IT) == SDIO_INT_TXURERR) || ((IT) == SDIO_INT_RXORERR) …
407 …|| ((IT) == SDIO_INT_CMDRESPRECV) || ((IT) == SDIO_INT_CMDSEND) || ((IT) == SDIO_INT_DATEND) …
408 …|| ((IT) == SDIO_INT_SBERR) || ((IT) == SDIO_INT_DATBLKEND) || ((IT) == SDIO_INT_CMDRUN) …
409 …|| ((IT) == SDIO_INT_TXRUN) || ((IT) == SDIO_INT_RXRUN) || ((IT) == SDIO_INT_TFIFOHE) …
410 …|| ((IT) == SDIO_INT_RFIFOHF) || ((IT) == SDIO_INT_TFIFOF) || ((IT) == SDIO_INT_RFIFOF) …
411 …|| ((IT) == SDIO_INT_TFIFOE) || ((IT) == SDIO_INT_RFIFOE) || ((IT) == SDIO_INT_TDATVALID) …
412 || ((IT) == SDIO_INT_RDATVALID) || ((IT) == SDIO_INT_SDIOINT) || ((IT) == SDIO_INT_CEATAF))
[all …]
/bsp/n32/libraries/N32L40x_Firmware_Library/n32l40x_std_periph_driver/inc/
A Dn32l40x_lpuart.h153 #define IS_LPUART_CFG_INT(IT) … argument
154 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
155 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
156 #define IS_LPUART_GET_INT(IT) … argument
157 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
158 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
159 #define IS_LPUART_CLR_INT(IT) … argument
160 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
161 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
A Dn32l40x_dma.h215 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
251 #define IS_DMA_CLR_INT(IT) ((IT) != 0x00) argument
253 #define IS_DMA_GET_IT(IT) … argument
254 …(((IT) == DMA_INT_GLB1) || ((IT) == DMA_INT_TXC1) || ((IT) == DMA_INT_HTX1) || ((IT) == DMA_INT_ER…
255 …|| ((IT) == DMA_INT_GLB2) || ((IT) == DMA_INT_TXC2) || ((IT) == DMA_INT_HTX2) || ((IT) == DMA_INT_…
256 …|| ((IT) == DMA_INT_GLB3) || ((IT) == DMA_INT_TXC3) || ((IT) == DMA_INT_HTX3) || ((IT) == DMA_INT_…
257 …|| ((IT) == DMA_INT_GLB4) || ((IT) == DMA_INT_TXC4) || ((IT) == DMA_INT_HTX4) || ((IT) == DMA_INT_…
258 …|| ((IT) == DMA_INT_GLB5) || ((IT) == DMA_INT_TXC5) || ((IT) == DMA_INT_HTX5) || ((IT) == DMA_INT_…
259 …|| ((IT) == DMA_INT_GLB6) || ((IT) == DMA_INT_TXC6) || ((IT) == DMA_INT_HTX6) || ((IT) == DMA_INT_…
260 …|| ((IT) == DMA_INT_GLB7) || ((IT) == DMA_INT_TXC7) || ((IT) == DMA_INT_HTX7) || ((IT) == DMA_INT_…
[all …]
/bsp/n32/libraries/N32L43x_Firmware_Library/n32l43x_std_periph_driver/inc/
A Dn32l43x_lpuart.h153 #define IS_LPUART_CFG_INT(IT) … argument
154 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
155 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
156 #define IS_LPUART_GET_INT(IT) … argument
157 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
158 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
159 #define IS_LPUART_CLR_INT(IT) … argument
160 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
161 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
A Dn32l43x_dma.h215 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
251 #define IS_DMA_CLR_INT(IT) ((IT) != 0x00) argument
253 #define IS_DMA_GET_IT(IT) … argument
254 …(((IT) == DMA_INT_GLB1) || ((IT) == DMA_INT_TXC1) || ((IT) == DMA_INT_HTX1) || ((IT) == DMA_INT_ER…
255 …|| ((IT) == DMA_INT_GLB2) || ((IT) == DMA_INT_TXC2) || ((IT) == DMA_INT_HTX2) || ((IT) == DMA_INT_…
256 …|| ((IT) == DMA_INT_GLB3) || ((IT) == DMA_INT_TXC3) || ((IT) == DMA_INT_HTX3) || ((IT) == DMA_INT_…
257 …|| ((IT) == DMA_INT_GLB4) || ((IT) == DMA_INT_TXC4) || ((IT) == DMA_INT_HTX4) || ((IT) == DMA_INT_…
258 …|| ((IT) == DMA_INT_GLB5) || ((IT) == DMA_INT_TXC5) || ((IT) == DMA_INT_HTX5) || ((IT) == DMA_INT_…
259 …|| ((IT) == DMA_INT_GLB6) || ((IT) == DMA_INT_TXC6) || ((IT) == DMA_INT_HTX6) || ((IT) == DMA_INT_…
260 …|| ((IT) == DMA_INT_GLB7) || ((IT) == DMA_INT_TXC7) || ((IT) == DMA_INT_HTX7) || ((IT) == DMA_INT_…
[all …]
A Dn32l43x_usart.h247 #define IS_USART_CFG_INT(IT) … argument
248 …(((IT) == USART_INT_PEF) || ((IT) == USART_INT_TXDE) || ((IT) == USART_INT_TXC) || ((IT) == USART_…
249 …|| ((IT) == USART_INT_IDLEF) || ((IT) == USART_INT_LINBD) || ((IT) == USART_INT_CTSF) …
250 || ((IT) == USART_INT_ERRF))
251 #define IS_USART_GET_INT(IT) … argument
252 …(((IT) == USART_INT_PEF) || ((IT) == USART_INT_TXDE) || ((IT) == USART_INT_TXC) || ((IT) == USART_…
253 …|| ((IT) == USART_INT_IDLEF) || ((IT) == USART_INT_LINBD) || ((IT) == USART_INT_CTSF) || ((IT) == …
254 || ((IT) == USART_INT_NEF) || ((IT) == USART_INT_FEF))
255 #define IS_USART_CLR_INT(IT) … argument
256 …(((IT) == USART_INT_TXC) || ((IT) == USART_INT_RXDNE) || ((IT) == USART_INT_LINBD) || ((IT) == USA…
/bsp/n32/libraries/N32G43x_Firmware_Library/n32g43x_std_periph_driver/inc/
A Dn32g43x_lpuart.h153 #define IS_LPUART_CFG_INT(IT) … argument
154 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
155 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
156 #define IS_LPUART_GET_INT(IT) … argument
157 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
158 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
159 #define IS_LPUART_CLR_INT(IT) … argument
160 …(((IT) == LPUART_INT_PE) || ((IT) == LPUART_INT_TXC) || ((IT) == LPUART_INT_FIFO_OV) || ((IT) == L…
161 || ((IT) == LPUART_INT_FIFO_HF) || ((IT) == LPUART_INT_FIFO_NE) || ((IT) == LPUART_INT_WUF))
A Dn32g43x_dma.h215 #define IS_DMA_CONFIG_INT(IT) ((((IT)&0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
251 #define IS_DMA_CLR_INT(IT) ((IT) != 0x00) argument
253 #define IS_DMA_GET_IT(IT) … argument
254 …(((IT) == DMA_INT_GLB1) || ((IT) == DMA_INT_TXC1) || ((IT) == DMA_INT_HTX1) || ((IT) == DMA_INT_ER…
255 …|| ((IT) == DMA_INT_GLB2) || ((IT) == DMA_INT_TXC2) || ((IT) == DMA_INT_HTX2) || ((IT) == DMA_INT_…
256 …|| ((IT) == DMA_INT_GLB3) || ((IT) == DMA_INT_TXC3) || ((IT) == DMA_INT_HTX3) || ((IT) == DMA_INT_…
257 …|| ((IT) == DMA_INT_GLB4) || ((IT) == DMA_INT_TXC4) || ((IT) == DMA_INT_HTX4) || ((IT) == DMA_INT_…
258 …|| ((IT) == DMA_INT_GLB5) || ((IT) == DMA_INT_TXC5) || ((IT) == DMA_INT_HTX5) || ((IT) == DMA_INT_…
259 …|| ((IT) == DMA_INT_GLB6) || ((IT) == DMA_INT_TXC6) || ((IT) == DMA_INT_HTX6) || ((IT) == DMA_INT_…
260 …|| ((IT) == DMA_INT_GLB7) || ((IT) == DMA_INT_TXC7) || ((IT) == DMA_INT_HTX7) || ((IT) == DMA_INT_…
[all …]
/bsp/mm32l07x/Libraries/MM32L0xx/HAL_lib/inc/
A DHAL_dma.h186 #define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
214 #define IS_DMA_CLEAR_IT(IT) (((((IT) & 0xF0000000) == 0x00) || (((IT) & 0xEFF00000) == 0x00)) && ((… argument
216 #define IS_DMA_GET_IT(IT) (((IT) == DMA1_IT_GL1) || ((IT) == DMA1_IT_TC1) || \ argument
217 ((IT) == DMA1_IT_HT1) || ((IT) == DMA1_IT_TE1) || \
218 ((IT) == DMA1_IT_GL2) || ((IT) == DMA1_IT_TC2) || \
219 ((IT) == DMA1_IT_HT2) || ((IT) == DMA1_IT_TE2) || \
220 ((IT) == DMA1_IT_GL3) || ((IT) == DMA1_IT_TC3) || \
221 ((IT) == DMA1_IT_HT3) || ((IT) == DMA1_IT_TE3) || \
222 ((IT) == DMA1_IT_GL4) || ((IT) == DMA1_IT_TC4) || \
223 ((IT) == DMA1_IT_HT4) || ((IT) == DMA1_IT_TE4) || \
[all …]
/bsp/ft32/libraries/FT32F0xx/FT32F0xx_Driver/Inc/
A Dft32f0xx_usart.h426 #define IS_USART_CONFIG_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \ argument
431 ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))
433 #define IS_USART_GET_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \ argument
434 ((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \
436 ((IT) == USART_IT_CTS) || ((IT) == USART_IT_ORE) || \
437 ((IT) == USART_IT_NE) || ((IT) == USART_IT_FE) || \
438 ((IT) == USART_IT_RTO) || ((IT) == USART_IT_EOB) || \
439 ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))
441 #define IS_USART_CLEAR_IT(IT) (((IT) == USART_IT_TC) || ((IT) == USART_IT_PE) || \ argument
442 ((IT) == USART_IT_FE) || ((IT) == USART_IT_NE) || \
[all …]
A Dft32f0xx_crs.h42 #define IS_CRS_IT(IT) (((IT) == CRS_IT_SYNCOK) || ((IT) == CRS_IT_SYNCWARN) || \ argument
43 ((IT) == CRS_IT_ERR) || ((IT) == CRS_IT_ESYNC))
45 #define IS_CRS_GET_IT(IT) (((IT) == CRS_IT_SYNCOK) || ((IT) == CRS_IT_SYNCWARN) || \ argument
46 ((IT) == CRS_IT_ERR) || ((IT) == CRS_IT_ESYNC) || \
47 ((IT) == CRS_IT_TRIMOVF) || ((IT) == CRS_IT_SYNCERR) || \
48 ((IT) == CRS_IT_SYNCMISS))
50 #define IS_CRS_CLEAR_IT(IT) ((IT) != 0x00) argument
/bsp/hk32/libraries/HK32F0xx_StdPeriph_Driver/inc/
A Dhk32f0xx_usart.h450 #define IS_USART_CONFIG_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \ argument
455 ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))
457 #define IS_USART_GET_IT(IT) (((IT) == USART_IT_PE) || ((IT) == USART_IT_TXE) || \ argument
458 ((IT) == USART_IT_TC) || ((IT) == USART_IT_RXNE) || \
460 ((IT) == USART_IT_CTS) || ((IT) == USART_IT_ORE) || \
461 ((IT) == USART_IT_NE) || ((IT) == USART_IT_FE) || \
462 ((IT) == USART_IT_RTO) || ((IT) == USART_IT_EOB) || \
463 ((IT) == USART_IT_CM) || ((IT) == USART_IT_WU))
465 #define IS_USART_CLEAR_IT(IT) (((IT) == USART_IT_TC) || ((IT) == USART_IT_PE) || \ argument
466 ((IT) == USART_IT_FE) || ((IT) == USART_IT_NE) || \
[all …]
/bsp/tkm32F499/Libraries/Hal_lib/inc/
A DHAL_dma.h186 #define IS_DMA_CONFIG_IT(IT) ((((IT) & 0xFFFFFFF1) == 0x00) && ((IT) != 0x00)) argument
247 #define IS_DMA_CLEAR_IT(IT) (((((IT) & 0xF0000000) == 0x00) || (((IT) & 0xEFF00000) == 0x00)) && ((… argument
249 #define IS_DMA_GET_IT(IT) (((IT) == DMA1_IT_GL1) || ((IT) == DMA1_IT_TC1) || \ argument
250 ((IT) == DMA1_IT_HT1) || ((IT) == DMA1_IT_TE1) || \
251 ((IT) == DMA1_IT_GL2) || ((IT) == DMA1_IT_TC2) || \
252 ((IT) == DMA1_IT_HT2) || ((IT) == DMA1_IT_TE2) || \
253 ((IT) == DMA1_IT_GL3) || ((IT) == DMA1_IT_TC3) || \
254 ((IT) == DMA1_IT_HT3) || ((IT) == DMA1_IT_TE3) || \
255 ((IT) == DMA1_IT_GL4) || ((IT) == DMA1_IT_TC4) || \
256 ((IT) == DMA1_IT_HT4) || ((IT) == DMA1_IT_TE4) || \
[all …]

Completed in 770 milliseconds

12345678910>>...17