Searched refs:PIO_IFER (Results 1 – 6 of 6) sorted by relevance
24 #define PIO_IFER 0x20 /* Glitch Input Filter Enable */ macro
1850 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P0; in hri_pio_set_IFSR_P0_bit()1874 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P1; in hri_pio_set_IFSR_P1_bit()1898 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P2; in hri_pio_set_IFSR_P2_bit()1922 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P3; in hri_pio_set_IFSR_P3_bit()1946 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P4; in hri_pio_set_IFSR_P4_bit()1970 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P5; in hri_pio_set_IFSR_P5_bit()1994 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P6; in hri_pio_set_IFSR_P6_bit()2018 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P7; in hri_pio_set_IFSR_P7_bit()2042 ((Pio *)hw)->PIO_IFER = PIO_IFSR_P8; in hri_pio_set_IFSR_P8_bit()2618 ((Pio *)hw)->PIO_IFER = mask; in hri_pio_set_IFSR_reg()[all …]
213 base->PIO_IFER = mask; in arch_ioport_set_port_mode()
432 AT91_REG PIO_IFER; // Input Filter Enable Register member467 #define PIO_IFER (AT91_CAST(AT91_REG *) 0x00000020) // (PIO_IFER) Input Filter Enable Regis… macro
1505 AT91C_REG PIO_IFER; // Input Filter Enable Register member1549 #define PIO_IFER (AT91C_CAST(AT91C_REG *) 0x00000020) // (PIO_IFER) Input Filter Enable Reg… macro
7255 __O uint32_t PIO_IFER; /**< (PIO Offset: 0x20) Glitch Input Filter Enable Register */ member7328 …__O PIO_IFER_Type PIO_IFER; /**< Offset: 0x20 ( /W 32) Glitch Input Filte… member
Completed in 166 milliseconds