Home
last modified time | relevance | path

Searched refs:PCIE_LINK_STATUS_REG (Results 1 – 5 of 5) sorted by relevance

/drivers/pci/
A Dpcie_dw_common.h17 #define PCIE_LINK_STATUS_REG 0x80 macro
57 #define PCIE_LINK_STATUS_REG 0x80 macro
A Dpcie_dw_mvebu.c27 #define PCIE_LINK_STATUS_REG 0x80 macro
126 return (readl(regs_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_speed()
132 return (readl(regs_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_width()
A Dpcie_uniphier.c22 #define PCIE_LINK_STATUS_REG 0x0080 macro
99 u32 val = readl(priv->dbi_base + PCIE_LINK_STATUS_REG); in pcie_dw_get_link_speed()
106 u32 val = readl(priv->dbi_base + PCIE_LINK_STATUS_REG); in pcie_dw_get_link_width()
A Dpcie_mediatek_gen3.c48 #define PCIE_LINK_STATUS_REG 0x154 macro
278 err = readl_poll_timeout(pcie->base + PCIE_LINK_STATUS_REG, val, in mtk_pcie_startup_port()
A Dpcie_dw_common.c22 return (readl(pci->dbi_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_speed()
28 return (readl(pci->dbi_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_width()

Completed in 10 milliseconds