Searched refs:PCIE_LINK_STATUS_REG (Results 1 – 5 of 5) sorted by relevance
17 #define PCIE_LINK_STATUS_REG 0x80 macro57 #define PCIE_LINK_STATUS_REG 0x80 macro
27 #define PCIE_LINK_STATUS_REG 0x80 macro126 return (readl(regs_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_speed()132 return (readl(regs_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_width()
22 #define PCIE_LINK_STATUS_REG 0x0080 macro99 u32 val = readl(priv->dbi_base + PCIE_LINK_STATUS_REG); in pcie_dw_get_link_speed()106 u32 val = readl(priv->dbi_base + PCIE_LINK_STATUS_REG); in pcie_dw_get_link_width()
48 #define PCIE_LINK_STATUS_REG 0x154 macro278 err = readl_poll_timeout(pcie->base + PCIE_LINK_STATUS_REG, val, in mtk_pcie_startup_port()
22 return (readl(pci->dbi_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_speed()28 return (readl(pci->dbi_base + PCIE_LINK_STATUS_REG) & in pcie_dw_get_link_width()
Completed in 10 milliseconds