Searched refs:DWC_OFFSET_MASK (Results 1 – 3 of 3) sorted by relevance
8 #define HDMITX_DWC_DESIGN_ID (DWC_OFFSET_MASK + 0x0000)9 #define HDMITX_DWC_REVISION_ID (DWC_OFFSET_MASK + 0x0001)10 #define HDMITX_DWC_PRODUCT_ID0 (DWC_OFFSET_MASK + 0x0002)11 #define HDMITX_DWC_PRODUCT_ID1 (DWC_OFFSET_MASK + 0x0003)12 #define HDMITX_DWC_CONFIG0_ID (DWC_OFFSET_MASK + 0x0004)13 #define HDMITX_DWC_CONFIG1_ID (DWC_OFFSET_MASK + 0x0005)14 #define HDMITX_DWC_CONFIG2_ID (DWC_OFFSET_MASK + 0x0006)15 #define HDMITX_DWC_CONFIG3_ID (DWC_OFFSET_MASK + 0x0007)16 #define HDMITX_DWC_IH_FC_STAT0 (DWC_OFFSET_MASK + 0x0100)17 #define HDMITX_DWC_IH_FC_STAT1 (DWC_OFFSET_MASK + 0x0101)[all …]
56 #define DWC_OFFSET_MASK (0x10UL << 24) macro57 #define DWC_SEC_OFFSET_MASK ((DWC_OFFSET_MASK) | (SEC_OFFSET))
32 uint32_t offset = (addr & DWC_OFFSET_MASK) >> 24; in hdmitx_writereg()50 uint32_t offset = (addr & DWC_OFFSET_MASK) >> 24; in hdmitx_readreg()
Completed in 12 milliseconds